a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 基于FPGA的水聲信號高速采集存儲系統的設計與實現

基于FPGA的水聲信號高速采集存儲系統的設計與實現

作者: 時間:2017-06-05 來源:網絡 收藏

介紹了一種基于的水聲信號與存儲系統的設計與實現,給出了系統的總體方案,并對各部分硬件和軟件的設計進行了詳細描述。系統以作為數據的控制處理核心,以存儲容量達2 GB的大容量NAND型作為存儲介質。該系統主要由模塊、數據存儲模塊和RS-232串行通信模塊組成,具有穩定可靠、體積小、功耗低、存儲容量大等特點,實驗證明該系統滿足設計要求。

基于的水聲信號高速采集存儲系統設計.pdf

本文引用地址:http://www.j9360.com/article/201706/349008.htm


關鍵詞: 數據采集 Flash FPGA

評論


相關推薦

技術專區

關閉