并行CRC算法在FPGA上的實現 作者： 時間：2017-06-05 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 循環冗余碼校驗CRC（Cyclic Redundancy Check）廣泛用于通訊領域和數據存儲的數據檢錯。基于FPGA在通訊領域和數據存儲的應用越來越廣泛,CRC的編碼解碼模塊已經是FPGA上的常用模塊了。采用超前位計算實現CRC在FPGA上的并行運算,通過實際應用證明該算法能有效實現硬件的速度與資源合理平衡。并行CRC在FPGA上的實現.pdf本文引用地址：http://www.j9360.com/article/201706/348962.htm
加入技術交流群
評論