a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 《Cortex-M0權威指南》之體系結構---異常和中斷

《Cortex-M0權威指南》之體系結構---異常和中斷

作者: 時間:2016-12-29 來源:網絡 收藏

  異常會引起程序控制的變化。在異常發生時,處理器停止當前的任務,轉而執行異常處理程序,異常處理完成后,會繼續執行剛才的任務。異常分為很多種,是其中之一。處理器最多支持32個外部(IRQ)和一個不可屏蔽(NMI),中斷事件的處理叫做中斷服務程序(ISR),中斷一般由片上的IO口的外部輸入產生(邊沿觸發和電平觸發)。

本文引用地址:http://www.j9360.com/article/201612/342268.htm

  處理器上可用的中斷數量不確定,由廠商決定,最多32個外部中斷。如果系統的外設很多,由于中斷數目有限,多個中斷源可能使用同一個中斷連接。

  除了IRQ和NMI,M0處理系還支持很多系統異常,它們主要用于操作系統和錯誤處理。

  異常類型      異常編號       描述

  Reset         1         上電復位或系統復位

  NMI            2         不可屏蔽中斷

  Hard fault        3         用于錯誤處理,系統檢測到錯誤后被激活

  SVCall         11         請求管理調用,在執行SVC指令被激活,主要用作操作系統

  PendSV         14         可掛起服務(系統)調用

  SysTick         15         系統節拍定時器異常,一般在OS種用作周期系統節拍異常

  IRQ0-IRQ31       16-47       中斷,可來自于外部,也可來自片上外設

  每一個異常都對應一個異常編號,這在包括IPSR在內的許多寄存器種都有提現,而且這個異常編號還指明了異常向量的地址。在設備驅動庫種,異常編號和中斷編號是相互獨立的。系統異常使用負數定義,中斷使用0-31正數定義。

  復位是一種特殊的異常,數值為1,在IPSR中不可見。

  除了NMI,硬件錯誤和復位,其他所有異常的優先級都是可編程的,NMI和硬件錯誤的優先級是固定的,并且比其他異常的優先級高。



關鍵詞: Cortex-M0 中斷

評論


相關推薦

技術專區

關閉