一：系統(SYSCLK)時鐘3種 (注：時鐘頻率較高)

　　HSI振蕩器時鐘 8MHZ

　　HSE振蕩器時鐘 4-16MHZ

　　PLL 時鐘 2-16倍頻 PLL的設置必須在其激活前完成，激活后不能改變其狀態。

　　1:HSI為內部8MHz RC振蕩產生，啟動時間比HSE短，精度較低。出廠校準精度為1%(25℃)。校準值存放在HSICAL[7：0]。

　　軟件判斷HIS是否啟動完成：通過判斷HSIRDY位是否為1。啟動時，等HIS穩定后，硬件置位HSIRDY。可以產生中斷，如果中斷使能(RCC_CIR)。

　　時鐘切換：HSI在復位后為默認系統時鐘，若改變時鐘源，需等到目標時鐘源準備就緒，才能夠發送切換。準備就緒的標準是：RCC_CR寄存器里的狀態位。

　　2:HSE時鐘

　　產生方式兩種：

　　à外部時鐘源(HSE旁路)：最大至25MHz

　　à外部晶體/陶瓷諧振器(HSE晶體)：4-16MHz 負載電容需根據晶振調試

　　硬件配置：

　　軟件判斷HSE是否穩定：HSERDY=1，則HSE穩定。啟動時，得等到HSE穩定時，硬件置位HSERDY。可以產生中斷，如果中斷使能(RCC_CIR)。

　　3:PLL為倍頻HSI RC及HSE時鐘。

　　SYSCLK外設應用

　　SYSCLK時鐘 àI2S2/I2S3

　　àAPB預分頻器(1-512)

　　à USB時鐘48MHZàUSBCLK

　　à SDIO, FSMCCLK

　　à (HCLK最大72M)AHB總線，核心存儲器，DMA

　　à APB1預分頻器(1-16)最大時鐘36MHZà PCLK1

　　à APB2預分頻器(1-16)最大時鐘72MHZ àPCLK2

　　à HCLK/2àSDIO的AHB接口

　　PCLK1給APB1外設使用

　　(DAC,，PWR，BKP，CAN，USB，I2C(1-2)，USART(2-5)，SPI(2-3)，WWDG，TIM2-7)

　　PCLK2給APB2外設使用

　　(ADC(1-3),，USART1，TIM(1，8)，SPI1，IOP(A-G),AFIO)

　　二：低速時鐘LSE/LSI應用于RTC及IWDG

　　同理LSE 分為 àLSE旁路

　　àLSE外部晶體/時鐘

　　LSE穩定軟件判斷：LSERDY為1，啟動時，等待時鐘穩定，當時鐘穩定后，硬件置1。可以產生中斷。

　　應用：RTC

　　LSE OSC 32.768KHZ à RTC

　　LSI為內部RC振蕩，等待LSIRDY為1，若穩定，硬件置1，可以產生中斷。

　　應用：獨立看門狗IWDOG及RTC

　　LSI RC 40KHZ(30-60KHZ) à RTC 及 IWDG

　　三：時鐘安全系統：CSS

　　作用是檢測HSE是否出現故障，若出現故障，HSE自動關閉，立即產生中斷NMI，直到CSS位中斷掛起位(RCC_CIR)被清除。