a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 測試測量 > 設計應用 > EZ-USB FX2接口在生物電信號數據采集系統中的應用

EZ-USB FX2接口在生物電信號數據采集系統中的應用

作者: 時間:2009-08-31 來源:網絡 收藏

1 引言
是由生物體發出的不穩定的微弱電信號,主要包括心電、肌電、腦電信號,其特點表現為信號弱、干擾強、精度高。因此,在生物體的多參數測量中,高精度尤為重要,這對信號采集速率、實時性和準確性等提出更高要求。
根據特點,介紹一種基于Ez-USB 數據采集系統,它將傳統醫學儀器的優點與計算機強大的數據存儲能力以及良好的人機界面相結合,符合醫學儀器數字化、模塊化、小型化的發展趨勢,具有很好的應用前景。

本文引用地址:http://www.j9360.com/article/195745.htm

2 簡介
高速設備通常具有支持高速傳輸的USB控制器以實現高速傳輸,選用內置增強型微處理器8051、可動態加載固件的USB2.0控制器 (CY7C68013),該器件相對于其他USB控制器,功能強大,開發難度較小且性價比較高。
2.1 基本特性
FX2功能強大,既負責USB事務處理,也兼具微處理器的控制功能,可用作USB外設主控器件。該器件集USB2.0收發器、串行引擎、增強型 8051、I2C總線以及通用可編程接口于一體,體積小巧,性價比高,廣泛應用于存儲器、打印機、掃描儀等各種USB外設。
2.2 端點緩存
USB規范定義端點作為發送數據的起始點或接收數據的目的地址。EZ-USB FX2包含3個64 B的端點緩沖區和4 KB的可配置端點緩沖區。其中3個64 B的緩沖區分別用于EP0,EPlIN和EP1OUT,而4 KB的可配置緩沖區用于EP2,EP4,EP6和EP8。端點0默認為控制端點,支持OUT和IN雙向傳輸;端點1支持批量、中斷和同步傳輸;而端點2、 4、6和8則是高帶寬的數據傳輸端點,可配置成不同方式以適應不同帶寬要求。
2.3 GPIF接口
EZ-USB FX2系列器件提供3種可用接口模式:端口模式、從屬FIFO模式和GPIF主控制模式。端口模式下,所有I/O引腳都可作為8051的通用I/O接口;從屬FIFO模式下,外部邏輯或外部處理器直接與EZ-USB FX2的端點FIFO相連,外部設備作為控制器,像普通FIFO一樣對EZ-USB FX2中的端點數據緩沖區進行讀寫;而GPIF模式是一種內部主機控制模式,使用內部集成的高效控制邏輯取代外部微控制器來控制Ez-USB FX2端點FIFO。在EZ-USB FX2內部,GPIF內核就是一個可編程的狀態機。
EZ-USB FX2使用4個用戶定義的波形描述符控制狀態機.從而實現FIFO以及單字節數據的讀寫操作。每個GPIF波形描述符都由7段組成:S0~S6。執行完 S0~S6的動作后,進入idle狀態(S7)即空閑狀態,以準備啟動下一次GPIF動作。每個state可定義為無判斷不轉移態(NDP)或判斷轉移態 (DP)。當某個state定義為NDP時,這個state動作的執行只是簡單延時,用于確定產生指定電平的延續時間;當定義為DP時,它將根據 RDY0~RDY5上的輸入信號狀態,以及內部FIFO的可編程標志和內部自定義的Ready標志,將這些信號進行邏輯“與”、“或”、“異或”運算,并根據得到的邏輯結果在S0~S6中選擇一個即將執行的state。執行每個state時,都可指定CTL0~CTL5輸出用戶指定的狀態。通過RDYx和 CTLx以及內部一些標志位的組合,即能完成各種復雜時序電路的控制。由于GPIF接口的配置靈活,使得FX2可方便地和其他邏輯微處理器(例如單片機、 DSP、CPLD和FPGA等)進行數據的主動讀寫,這樣便大大擴展GPIF模式的使用范圍。GPIF模式下,8051可不參與數據傳輸,以突破高速、全速下的傳輸模式進一步接近EZ-USB FX2的傳輸帶寬480 Mb/s。同時根據生物電信號的頻率特征,將每個通道最大采樣頻率設為100 kHz,在GPIF接口模式下完全能夠滿足系統要求。


3 系統結構
系統結構框架如圖1所示。通過導聯由人體采集到的心電、腦電、肌電等信號調理電路后,由FPGA內部邏輯控制A/D轉換對其采樣。將經采樣并通過A/D轉換后的數據暫時緩存到EZ-USB FX2的內部FIFO中,供PC機讀取。整個系統涉及A/D轉換及其通道選擇、信號放大、FPGA控制和EZ-USBFX2接口設計,這里主要介紹EZ- USB FX2接口設計,以及相應固件程序的開發與GPIF波形設計。

4 器件資源分配
4.1 EZ-USB FX2與FPGA的硬件連接
EZ-USB FX2采用GPIF接口和FPGA相連,其硬件連接電路如圖2所示。EZ-USB FX2與FPGA連接的引腳分配如下:FD0~FD15為GPIF雙向數據線,負責讀寫數據:CTL0、CTL1分別為讀(REN#)、寫(WEN#)使能信號;RDY0為FPGA發出的數據準備好信號;PA2與FPGA的H4引腳連接,用于數據采集開始時點亮LED。


上一頁 1 2 3 下一頁

評論


相關推薦

技術專區

關閉