（3）在Browse schlib頁面，單擊Description按鈕，并切換到Designator頁面，在Default區域中填入放置器件的缺省名稱U？，在Designator域中填入TTLGATE，在Foot Print 1域中填入Dip14。再切換到Library Fields頁，為Text Field 1-Text Field 5各個區域填寫如下相應內容：
Text Field 1：Type=SUBCKT(X)；此域定義T1000為子電路。
Text Field 2：model=T1000；此域將此子電路的模型名定義為T1000。
Text Field 3：file={model_path}.ckt;此域指出模型文件存放的路徑及文件名。
Text Field 4：pins=1：[1,2,3,14,7]2：[4,5,6,14,7]3：[10,9,8,14,7]4:[13,12,11,14,7];此域定義各子件的管腳分配及管腳排列順序。引腳排列順序必須與模型文件中子電路定義語句所定義的節點排列順序相對應。
Text Field 5：netlist=%D%1%2%3%4%5%M;此域包含Spice網絡表的網絡數據。其含義可參見參考文獻[4]～[5]；該頁的其余區域可不填。Part Field Name項不用設置。

第四步，創建器件模型文件。

Protel 99SE的模型文件存放在Design Explorer 99 SEModel.ddb仿真文件中。首先在此數據庫中創建文件夾TTLGATE，再創建文件T1000.ckt。Spice語言規定子電路的擴展名為ckt。根據圖1按Spice模型文件規范編寫此文件是一種較煩瑣的事情，未能體現Protel的優點。下面介紹一種簡便方法：將圖1中的節點e的標號e去掉，并在此節點上放置接地符號(0)，單擊Simulate/Create Spice Netlist按鈕，系統會自動生成Spice網表文件T1000.nsx。將文件中的注釋行和命令行刪除，將節點0改為節點e，在文件的最前面添加一行子電路命令語句：.SUBCKT T1000 a b c d e，將文件的最后一句由.END改為.ENDS T1000（子電路結束語句），最后將此文件內容復制到新建的子電路模型文件T1000.ckt之中。得到的新器件的模型文件如下所示：

修改后的模型文件需重新啟動一次系統才能生效。