XE1201的原理框圖如圖1所示，各引腳功能描述如表1所列。由圖1可以看出，XE1201主要由接收、發射、本振及3線總線接口四部分組成。

2．1 接收
　　XE1201型3線總線收發器中的接收部分由低噪聲放大器（LNA）、下變頻器、自激消除模塊、基帶濾波器以及位同步器等部分組成。其中LNA提供的低噪增益可通過外部電路（分立元件）進行調節，該外部電路由輸出LC振蕩電路和RF輸入LC匹配網絡組成；下變頻器具有90°相移電路和2個合成器及其各通道（I／O），可用于完成零中頻接收器的直接下變頻；自激消除模塊則用來對DC和低頻輸出信號進行50dB衰減，以避免本振上的自激振蕩；基帶濾波器由2個級聯的Sallen＆key低通濾波器組成，每級有10dB的增益，可實現具有30kHz關斷頻率的4級Butterworth低通濾波，其AC耦合（截止頻率為64kHz）可以避免偏移量的增加，并可衰減1／f的噪聲；而位同步器是一個可被ALU控制的數字PLL，它為系統提供同步數據時鐘。為了提高其性能，可根據所需的數據速率來通過3線總線對位同步器進行編程設計。

2．2 發射
　　XE1201的發射部分由DDS調制器、單邊帶上變頻器及功率放大器組成。它可直接通過數字合成器（DDS）來實現，由于XE1201的FSK頻偏相當精確，并可通過3線總線進行調節，因此，I和Q基帶可在抗干擾濾波器后直接上變頻到UHF頻段。
DDS調制器由數字和模擬兩個模塊構成。在數字模塊中，其內部時鐘設在2MHz，并由DDS將數據位流轉換成正、余弦信號。當相位累加器為7位時，其頻偏最小的步進頻率（每位）為3．9kHz，頻偏差（FSK）的可編程調節范圍為0～127（7位）。因此，理論上它的范圍為295kHz。開機時，頻偏值為32（125kHz）。當Data為0時，f＝f_Lo－f_dev；Data為1時，則有f＝f_lo＋f_dev。如圖2所示。另外，也可對解調器的頻率偏移進行調節以使其滿足f_dev＝3906．25?n（Hz），其中n為無符號的7位字的十進制值，在數字模塊中，f_dev必須滿足Filter BW＞f_dev＞Data。而DDS模塊中的模擬模塊（DDSA）的任務是將正、余弦信號從DDS轉換成模擬的I和Q信號，該轉換通常由2個8位DAC來完成。

單邊帶上變頻器可用于完成從基帶FSK信號到UHF頻率的頻率轉換。功放則可為天線發射RF信號提供驅動，但它并不能直接驅動天線，而需要有外部匹配網絡。應當指出，該功放的輸出功率也是可編程的（4級）。
2．3 本振
　　本振電路是以一個標準的SAW振蕩器為基準，這個SAW振蕩器可提供最快的開關時間，同時也可改變低功率UHF振蕩器的頻率。對于433MHz的ISM頻帶來說，SAW可在433．92MHz頻率上產生諧振，其時鐘產生信號可驅動一個90°的相移器，而這個相移應連到單邊帶上變頻器。
2．4 3 線接口及內部寄存器
　　XE1201最主要的特點是可通過3線總線接口來對FSK頻偏、時鐘使能、RF輸出功率和數據速率及其它輔助功能等進行設計編程。并可通過此接口和相關引腳來設置其接收、發射和待機狀態。
3線總線接口電路由3個內部寄存器（A、B、C）組成，它可在SC的上升沿采集數據位。其內部電路通過對SC的上升沿進行計數來檢測輸入數據的有效性，如果在SC上檢測到的邊沿數為16個，則數據將從輸入移位寄存器轉移到相應的寄存器中，圖3所示為該寄存器的排列操作時序。其控制命令字的格式如下：