a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

關 閉

新聞中心

EEPW首頁 > 工控自動化 > 設計應用 > 基于CPLD控制的DDS數字頻率合成器設計

基于CPLD控制的DDS數字頻率合成器設計

——
作者:陳綱 費元春 時間:2007-01-04 來源:國外電子元器件 收藏
(Direct Digital Synthesis)技術的簡稱,是近年來隨著數字集成電路和計算機的迅猛發展而出現的一種新的頻率合成技術。該技術從相位概念出發來對頻率進行合成。它采用數字取樣技術,將參考信號的頻率、相位、幅度等參數轉變成一組取樣函數,然后直接運算出所需要的頻率信號。由于是全數字結構,其輸出信號中含有大量雜散譜線。另外,其超寬頻帶信號也將遇到諧波電平高,從而難以抑制諧波等問題。這些問題嚴重影響了輸出信號的頻譜純度,也成為限制其應用的主要因素。本文提出了一種解決此問題的電路方案,并對如何改善信號源的頻譜質量進行了討論。

1 AD9952芯片介紹

1.1 AD9952的主要特點

AD9952是ADI公司2003年推出的新產品。該芯片能以早期芯片十分之一的功耗提供速度高達400MHz的內部時鐘,可合成高達160 MHz的頻率。AD9952的主要性能如下:

●具有高達400MHz的內部時鐘,可單端或雙端差分輸入,并附有PLL參考時鐘和可編程乘法器(4倍~20倍)。

●超低功耗,1.8V時的功耗小于250mW。

●內部集成有14位DAC和超高速比較器,可產生高穩定度的方波輸出。

●內含32位相位累加器和19位正弦查詢表ROM。

●含有可編程的相位/幅度抖動電路;可以減小由于相位截斷和DAC量化誤差帶來的雜散。

●DAC輸出相位噪聲小于-125dBc/Hz/1kHz;動態性能為:80dB SFDR@130MHz(偏移



評論


相關推薦

技術專區

關閉