高精度3階delta-sigma調制器的設計 作者： 時間：2010-11-07 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 4 結論 本文提出一個用在ADC中的16位的3階8級量化的三階單環Delta-sigma調制器。為了提高電路性能，實現較高的SNR和DR，減少量化噪聲的影響，在設計NTF時采用前饋方式和局部反饋的結構，并進行零點優化，通過這些方法優化了輸出SNR，提高DR，降低量化噪聲，使得電路對于量化噪聲有較好的敏感度。根據仿真結果，這個DSM的峰值SNR可以達到145dB以上，在3階的系統和128的過采樣率下，達到相當高的SNR，之后用Verilog語言對調制器各電路模塊進行建模與仿真。 上一頁 1 2 3 下一頁
加入技術交流群
評論