摘要：為了濾除信號中摻雜的高頻噪聲，設計一種六階級聯式開關電容低通濾波器，以數據采樣技術代替傳統有源RC濾波器中的大電阻，有利于電路的大規模集成。濾波器由雙二階子電路級聯而成，電路中的電容值利用動態定標技術計算確定。用Hspice進行仿真驗證，結果表明：開關電容低通濾波器能較好地時信號進行整形，其頻率特性符合設計指標。
關鍵詞：低通濾波器；開關電容；Hspice；雙二階；動態定標

濾波技術是信號分析和處理中的重要分支，它的作用是從接收到的信號中提取有用的信息，抑制或消除無用的或有害的干擾信號，有助于提高信號完整度和系統穩定性。濾波器正是采用濾波技術的具有一定傳輸選擇性的信號處理裝置。隨著現代集成電路技術和MOS工藝的飛速發展，模擬集成濾波器的實現已經成為現代工業的一個重大課題，也是當今國際上的前沿課題。
傳統的連續時間模擬濾波器采用有源RC結構，能夠應用到較高的頻率，但是電路中多采用大電容和大電阻，在集成電路制造時會占用大量的芯片面積。在現代集成電路工藝中，很難得到精確的電阻值和電容值，而且電阻值隨溫度變化很大，精度只能達到30％。
1972年，美國科學家Fried發表了用開關和電容模擬電阻R的論文，由此開關電容技術成為模擬集成濾波器設計中常用的方法。開關電容濾波器是由運算放大器、電容器和MOS開關組成的有源開關電容網絡，以數據采樣技術代替大電阻，減小了芯片的面積和功耗，且電路的極點和時間常數由電容的比值確定，可實現高精度的模擬集成濾波器。本文設計一種開關電容低通濾波器，用于濾除有用信號中摻雜的高頻噪聲。

1 開關電容技術的原理
圖1中的開關電容等效電阻電路由兩個獨立的電壓源V1、V2，兩個受控開關S1、S2和電容C組成。開關S1和S2受兩相不交疊的時鐘φ1和φ2控制，時鐘頻率均為fs。

在時鐘φ1和φ2的控制下，兩個開關周而復始地閉合與斷開。φ1閉合時，C充電到V1，φ2閉合時，C放電到V2，傳輸的總電荷為C(V1-V2)，流向V2的平均電流為：
I=Qfs=C(V1-V2)*fs (1)
根據歐姆定律，可知此開關電容電路的等效電阻(如圖1(b)所示)為：
Req=1／Cfs (2)
利用開關電容等效電阻電路的最大優點是節省了硅片面積。以圖1(a)電路為例，若時鐘頻率為200 kHz，要模擬一個阻值為10 MΩ的大電阻，所需的電容值為0．5 pF，所消耗的硅片面積僅為標準CMOS工藝制成的硅成型電阻面積的1％。此外，開關電容模擬電阻的阻值容易調節，在對電路原有結構幾乎不做任何改動的前提下，僅通過調整電容的比值就能改變整體電路的參數。

2 低通濾波器的總體設計
文中設計的低通濾波器主要用于濾除有用信號中的高頻噪聲，截止頻率為20 kHz，開關電容采樣時鐘頻率為1 MHz，其設計指標如表1所示。

根據濾波器設計指標的要求，文中設計一種六階低通濾波器，采用級聯式開關電容濾波器的設計方法，也就是直接將低階濾波器連接起來而確定高階濾波器的傳遞函數。高階濾波器(高于3階)主傳遞函數的分子和分母被分解成一階或二階子函數，每個低階濾波器都具有各自的緩沖電路，級聯在一起不會相互影響，調試電路時易于發現問題。