此位的長度固定在10μs，邏輯1定義到高到低的此位開始的傳輸。由低到高的傳輸在tBIT的25％處為低到高。
總線在高時tBIT的整個周期內是理想的(其他總線的激活都是非法的)。Glitches到tglitch時(200ns)，不予考慮。
數字代表著電流信息有八位長度。ADP1043A用八位MSBS作CS1和CS2的讀出器。用此讀出作為數字。當讀出均流總線在任何處都給出相符的時段到CS1，CS2的電流讀出點。
(3)數字均衡總線等效電路
每個電源比較數字作為輸出能力的供電到總線的數字。
1)Round1
在Round1，每個電源第一次位于MSB總線處，如果電源檢測出其SMB為相同的值，它繼續到Round2，如果檢出值低于總線值，它就是從屬電源。
當電源變成從屬者，它停止與均衡總線通訊，因為知道它不是主導者，然后它增加其輸出電壓供出更多的電流。
如果兩個單元有相同的MSB，它們由于繼續Round2，因為它們都不是主導者。
2)Round2
在Round2，所有電源仍與總線上的MSB通訊，如果電源檢測出其MSB少于總線值，這就意味著，此電源必須成為從屬，并停止與總線通訊。
3)Round3到Round8
同樣工作重復進行，直到8個Round允許電源比較其數字，以此方法決定每個單元的主或從。
2．23 數字均衡總線結構
數字均流總線可以有各種結構．均衡總線環路由寄存器0*29調節，讓從屬接近主導電源電流，可選擇調節寄存器0*2A，初級測或次級測都能用電流均衡信號編程寄存器0*29。
負載線可以在PSU3之間，此時用數字均流總線，在遙檢電壓點和負載之間的最小阻抗15mΩ。
(未完待續)