LDO 噪聲詳解
加入技術交流群
為什么高VOUT值會導致更小的RMS噪聲
在圖8和圖10中，相比VOUT=0.8V的情況，VOUT=3.3V曲線的噪聲更小。我們知道，更高的電壓設置會增加參考噪聲，因此這看起來很奇怪。對于這種現象的解釋是，由于CFF連接至OUT節點，因此除繞過電阻器R1的噪聲信號以外，CFF還有增加輸出電容值的效果。圖12表明，由于參考噪聲被最小化，我們便可以觀測到這種現象。
RMS噪聲值
由于TPS74401的本底噪聲為12.5 µVRMS，它是市場上噪聲最低的LDO之一。在設計一個超低噪聲穩壓器過程中，12.5 µVRMS絕對值是一個較好的參考值。
結論
本文深入探討了LDO器件的基本噪聲以及如何將其降至最小，具體包括：
l 每種電路模塊對輸出噪聲的影響程度
l 參考電壓如何成為主要的噪聲源(經誤差放大器放大)
l 如何抵銷經過放大的參考噪聲
l NR功能的工作原理
謹慎選擇降噪電容器 (CNR) 和前饋電容器 (CFF)，可以將 LDO 輸出噪聲最小化至器件獨有的本底噪聲水平。利用這種噪聲最小化配置，LDO 器件便可保持本底噪聲值，讓其同非優化配置中常常影響噪聲水平的一些參數無關。
給電路添加 CNR 和 CFF 時存在慢啟動副作用，因此我們必須認真選擇這些電容器，以實現快速升壓。
本文所述方法已經用于優化 TI 的 TPS7A8101 LDO 的噪聲。在 TPS7A8101 產品說明書第 10 頁，不管參數如何變化，器件都擁有恒定的噪聲值。
參考文獻
1、《可編程軟啟動3.0A超低噪聲LDO》，發表于《TPS74xx》產品說明書
2、《低噪、寬帶寬、高PSRR、低壓降1A線性穩壓器》，
3、《TPS7A8101產品說明書》
評論