摘要：磁存儲設備是應用廣泛的信息存儲器件，研究其抗振動、抗沖擊的控制技術對于在惡劣環境下工作的硬盤和便攜式計算機具有重要意義。本文在采用外加固主動控制方案的基礎上，提出數字主動控制系統的設計思路，并且詳細闡述以DSP為核心的數字控制系統的軟、硬件設計方案。

關鍵詞：微型盤 主動控制系統 數字信號處理器

1 引言

磁存儲設備（本文主要指微型硬磁盤）是應用廣泛的信息存儲器件。在數據存儲業中，磁盤驅動器生產商多采用增加磁道密度（每英寸的磁道數）和磁盤轉速（每分鐘轉數）來擴大計算機硬盤驅動器的容量。而隨著磁道密度的增加，二個相鄰磁道間的距離變小了，因此，所允許的讀/寫頭和磁道的偏離誤差，即磁盤驅動器業內人士所說的誤定位也相應降低了，這樣硬盤很容易受到傷害。上述工作原理決定了實際應用中必須使用抗惡劣環境的加固技術來提高存儲設備的抗振動和抗沖擊性，而且應主要針對機械物理環境和氣候環境實施加固。筆者采用外加固主動控制理論與技術，將電磁主動控制技術用于計算機外部設備（微型盤）的振動沖擊外加固，并且構建了以DSP為硬件平臺的數字主動控制系統。

2 主動沖擊振動控制技術

提高磁盤存儲設備的抗沖擊、抗振動性能始終是國內外十分重視的研究課題。上世紀90年代中期多采用被動控制技術來解決這一難題，如鋼絲繩減振器、油膜減振器、金屬絲網減振器、復剛度雙橡膠減振器及二級減振技術等。我國從20世紀90年代中期開始重視磁存儲設備的抗沖擊、抗振動研究，并對被動外加固理論與技術進行了深入研究，已獲得一些較好的可實施性成果。隨著對強沖擊、較低頻抗振要求的提高，研究主動控制理論及研制相應的主動控制裝置成為發展趨勢和發展水平的標志。通常民用硬盤的頭盤系統所能承受的外界沖擊加速度小于3.975g，當用于60g(持續時間6～9ms)沖擊和5g(振動頻率為50～1000Hz)振動的惡劣環境下時，必須使用加固技術構建加固型硬盤。

2．1 頭盤系統的沖擊特性

微型硬盤驅動器通常是電子系統抗沖擊振動的薄弱環節之一，它的頭盤系統由彈性取數臂、浮動質量塊（磁頭）、盤片、氣膜剛度和驅動控制系統組成，其簡化模型如圖1所示。一般而言，頭盤系統主要有如下工作特點：

（1）由盤片轉換V使質量塊與盤而間形成浮動氣膜間隙δ，在工作狀態時由取數臂剛度和氣膜剛度提供質量塊的懸浮力。

（2）氣膜間隙δ對讀寫工作性能影響極大取數臂剛度k及質量塊流線外形對限制δ的大小有重要作用。若由控制系統信號驅動電機使磁頭沿盤面運動尋道，則其運動響應快速性會比較好。

2．2 主動控制系統

系統可能要承受來自各個方向的振動和沖擊，對于頭盤系統而言，主要是垂直于盤面方向的振動沖擊，主要是垂直于盤面方向的振動沖擊，故可將系統看作單自由度系統，其系統組成如圖2所示。圖中，傳感器、控制器、功率放大器構成系統的電路部分，執行裝置、彈簧、阻尼和質量塊構成系統的機械部分。

微型硬盤是本系統的受控對象。加速度傳感器、前置放大器等構成系統的測量模塊；控制器按基礎傳感信號和控制策略發出控制信號；電磁執行裝置為作動器；功率放大器將控制信號放大并提供控制的能源，以驅動作動器產生執行動作。該控制系統的工作原理是先由基礎加速度傳感器拾取基礎振動沖擊加速度信號，經前置放大器后信號送入控制器，然后在控制器中完成對信號的一次積分（轉換為速度信號）和二次積分（轉換為位移信號）運算，并將二次積分結果做求和運算，之后控制信號輸入功率放大器，最后將功率放大器輸出信號以控制電壓的形式加在執行機構上，這樣執行機構便會產生相應的作動力，從而抵消來自基礎的振動和沖擊。

3 數字控制系統的硬件設計

從1982年TI（美國德州儀器公司）推出通用可編程DSP以來，DSP技術取得了迅猛的發展。目前DSP市場主要由TI、ADI、ATT和Motorola公司占據。本文綜合實際要求，采用一款由TI公司生產的TMS320F243型16位定點DSP。它集成了A/D、PWM調制等幾種先進外設，特別適用于對電機的數字化控制。

3．1 控制系統的基本原理

數字信號處理器（簡稱DSP）具有實時信號處理能力和強大的運算功能。為此筆者構建了以DSP為核心的數字控制系統。它首先通過A/D轉換器完成對電荷放大信號及一次、二次積分系統數的采樣，再由DSP按照一定的控制算法對采樣到的信號進行 運算，最后將結果經D/A轉換器送入功率放大器后輸出。由于DSP內集成了10位A/D轉換器，所以可直接將模擬信號與DSP相接，圖3是整個數字控制系統的結構框圖。

3．2 DAC接口與外部存儲器擴展

系統中的D/A器件選用了URR-BROWN公司的DAC7611。由于DSP內部10位ADC的電壓輸入范圍為0～5V，輸入信號經ADC轉換后用數值0～1023（10進制數）分別對于0～5V的電壓信號。所以DSP的輸入信號已不是正負對稱信號。加之DAC7611的輸出范圍為0～4.095V，而系統后級中功率放大器的輸入應是零均值的，所以需要對DAC輸出信號利用運算放大器進行電平變換。另外，DAC7611對于時鐘信號的要求非常嚴格，要求時鐘信號的上升沿發生在每一位數據的傳送過程中。而TMS320F243的SPI（串行外設接口）是一個高速、同步串行I/O口，它可以設置每次產生的串行數據流的位數（1～16位），并且位傳輸速度也可以編程控制。SPI的時鐘輸出信號線SPICLK能夠提供4種類型的時鐘信號。其中有一種帶延時的上升沿時鐘，可使SPI在上升沿之前的半個周期內發送數據，或在SPICLK信號上升沿后接收數據，這恰好符合DAC7611對時鐘信號的要求。另外，由于DSP的片內資源有限，因此設計中在片外擴展了用于存放數據的CY71021型RAM，其讀寫時間為12ns，與DSP的速度匹配，并且該RAM不工作時會自動采用低功耗工作方式。在利用DSP的串行外設接口向DMA傳送數據時，系統還采用光耦器件對數/模電路進行隔離。外圍接口電路如圖4所示。

由于系統加電后，程序首先是從片內的FLASHROM開始執行的，所以一定要把引腳MP/MC接成微處理器方式。

4 數字控制系統的軟件設計

4．1 控制算法

經過深入研究和大量的分析、計算，得出該系統的機電動力學模型：

系統的傳感檢測方程：

其中，u為基礎振動加速度，C1和K1分別為與基礎振動相關的二次積分和一次積分系數。

設u為u的電荷放大信號，根據控制要求，該系統主要利用DSP完成以下運算：

采用均值補償法對積分結果進行修正，從而實現數字系統的控制。將上式離散化則生成

顯然，這需要二次積分運算，其運算過程如下：

其中，m1(n)和m2(n)分別是一、二次積分運算的均值。

4．2 系統軟件設計與實現

系統頭文件（擴展名為.h）的主要功能是將DSP內部的各個特殊功能寄存器的名稱與其默認地址相對應。這樣，在匯編語言的執行過程中，DSP指令便會直接按寄存器名稱去訪問頭文件中規定的地址。命令文件（擴展名為.cmd）實際上是DSP的資源配置文件，在PAGE0頁（程序空間）它定義了各程序模塊的起始地址和空間長度、片內外各程序段和中斷矢量表的定義等；在PAGE1頁（數據空間）它定義了各數據模塊的起始地址和空間長度、各種參數和片內外數據區的定義等。此外，應注意遵守DSP實際存儲器及存儲空間的約定。

由于該系統主要通過DS賓ADC模塊和SPI模塊與其外圍器件通信，所以在軟件設計中需要對它們的工作模式進行配置。對于片內ADC，首先應該確定ADC的啟動模式，然后使ADC，首先應該確定ADC的啟動模式，然后使ADC達到10kHz的采樣率。為了保證準確的采樣率，通過DSP內部計數器計數產生中斷作為ADC的啟動方式。由于TMS320F243的機器指令周期為50ns，所以在二次采樣時間間隔內至多可以運行約2000個指令周期，否則就不能完成實時運算。對于SPI模塊，首先設不定期其通信方式為主模式，使數據按時序從SPISIMO引腳移出，然后設定每次傳輸串行數據的位數、時鐘信號方式、傳輸速率等。另外，由于DSP的片外DAC的12位，而DSP的數據總線為16位，所以必須將最后的運算結果進行相應調整后再由SPI送出。另外，由于DSP用內部的ADC由數值0～1023（10進制數）分別對應0～5V的輸入電壓信號，所以應用值511來表示零均值點，這一點在均值補償時要特別注意。系統程序流程如圖5所示。

5 結論

筆者采用均值補償算法進行了匯編程序的編寫和調試，并對DSP的SPI、A/D、PWM端口及與片外RAM間的通信分別進行了測試，在確認硬件電路沒有問題的情況下將調度過的程序加載到DSP內進行了實際硬件實驗。實驗表明，以DSP為核心的數字控制系統可以實現實時控制，不但低頻段的相位誤差非常小，同時可以兼顧到較高頻段，適用范圍大。總之，該控制系統的穩定性好，精度高，易于實現復雜模型的控制。