a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 基于DDS的高精度函數信號發生器的研制

基于DDS的高精度函數信號發生器的研制

作者: 時間:2009-04-20 來源:網絡 收藏

摘要:直接數字頻率合成技術(),采用實現對芯片AD9852的控制,提出一種的實現方案。重點介紹了與AD9852的硬件接口電路、整個系統的軟件設計以及中對48 b頻率控制字的處理方法。此方法在單片機程序設計中處理多于32 b的整型數據時具有借鑒意義。此系統具有高頻率、的主要特
點,且控制靈活方便,具有廣闊的應用前景。
關鍵詞:;AD9852;頻率控制字;

本文引用地址:http://www.j9360.com/article/173784.htm


直接數字頻率合成技術(Direct Digital Frequency Synthesis,DDS)是從相位概念出發直接合成所需波形的一種新的頻率合成技術。DDS技術具有相對帶寬寬、頻率轉換時間短、頻率分辨率高等優點,廣泛用于頻率合成和任意信號發生。本文采用單片機控制DDS芯片,設計實現了一種高精度多波形的信號源。


1 DDS原理
DDS的基本結構包括:相位累加器、正弦查詢表、數模轉換器(DAC)及低通濾波器等。DDS原理如圖1所示。

圖1中信號輸出頻率和參考時鐘頻率的關系表達式為:


其中:fo為輸出頻率,fosc為參考時鐘頻率,FTW為頻率控制字,N為頻率控制字的位數。由于N是一個固定值,那么只要改變FTW的大小就能得到所需要的頻率值,而且頻率的分辨率由N值決定,當N值越大則分辨率越高。由Nyquist取樣定理可知,要恢復理想波形,在理想低通濾波器的條件下,輸出頻率必須小于時鐘參考頻率的用50%,即fo1/2fosc,若超過這個范圍,則一階鏡像頻率就會落在Nyquist帶寬內。而實際的LPF都有一個過渡帶的問題,所以為了更好地去除一階鏡像帶來的雜散,一般將DDS的輸出頻率限制在O.4fosc內。可見當AD9852參考時鐘頻率為300 MHz時,完全可以滿足輸出頻率為50 MHz的設計要求。

2 系統設計
2.1 硬件設計
系統設計原理如圖2所示。該設計選用單片機AT89C55作為控制核心,其與DDS芯片AD9852之間采用并口通信方式。單片機P1口作為LCD液晶顯示的數據總線,P0口用于AD9852地址總線和并口傳輸的數據總線,使用鎖存器74ALS573實現P0口復用,74ALS573鎖存輸出的六位數值為AD9852內部寄存器的地址。P2和P3口作為控制口用于鍵盤芯片HD7279和AD9852的控制。


由于AD9852使用CMOS工藝,供電電壓是3.3V,而單片機使用的是TLL電平,所以要在TLL電路與CMOS電路之間進行電平轉換。該系統選擇了74LVTl6245作為5 V邏輯電平到3.3V邏輯電平的轉換器件。所需要輸出的頻率可通過按鍵設定得到,進行的操作同時在液晶上進行顯示。AD9852內部系統時鐘頻率由外部有源晶振倍頻得到。
由于AD9852的內部沒有低通濾波器,因此經過內部余弦DAC輸出的掃頻信號不可避免地含有高頻噪聲,所以信號輸出端口需外接低通濾波器抑制高頻干擾。該設計采用七階橢園濾波器。七階橢圓濾波器電路圖如圖3所示。

2.2 軟件設計


上一頁 1 2 下一頁

評論


相關推薦

技術專區

關閉