1　引　言

I2C總線接口器件在視頻處理、移動通信等領域的應用已經非常普遍。另外，通用的I2C總線接口器件，如帶I2C總線的RAM，ROM，A/D，D/A，LCD驅動器等，也越來越多地應用于計算機及自動控制系統中。隨著I2C接口器件越來越廣泛的應用，8051系列單片機與他之間的通信越來越頻繁。

8051系列單片機與I2C總線接口器件通信時，8051的通用口與I2C總線器件的SCL，SDA連接。根據I2C 總線數據傳輸協議，8051必須對其兩個通用口進行頻繁的置位、清零。根據基于51指令系統編制的匯編程序，傳送一位數據，需要9個機器周期，而對于 8051，一個機器周期要耗費6個時鐘周期，即用54個時鐘周期才能傳送一位數據。如此則極大地占用了CPU的工作時間，降低了系統的工作效率，導致I2C器件的優勢難以顯現。因此，有必要設計8051與I2C總線的專用接口電路。該接口電路能夠對I2C總線上的數據進行自動收發，而CPU只需要通過并口訪問該接口電路中的有關寄存器就可以實現與I2C器件的數據交換，從而使整個系統的性能得到提高。本設計用VHDL硬件描述語言為工具，用ALTERA公司的 MAXPLUSⅡ軟件進行編譯仿真，下載芯片為EPM7128SLC84-15。

2　設計目標和要求

為了提高數據傳送的速度，設計一個I2C接口電路。8051不直接與I2C器件交換數據，而是通過并口與該I2C接口電路交換數據，I2C總線上的數據傳送也通過該I2C接口電路來完成。從而通過CPU的外部存儲器讀寫指令就可實現與I2C器件的數據交換，使對串口的操作用并口的方式來實現。

在I2C接口電路內部有一個控制寄存器CI0和一個數據寄存器CI1，即I2C接口電路占用兩個地址。通過寫控制寄存器CI0的內容實現對I2C接口電路的編程，讀寫數據寄存器CI1的內容實現與I2C器件的數據交換。在CI0中的內容定義了8051對I2C器件進行操作的類型(讀或寫)和I2C器件內地址的字節數等信息，使I2C接口電路能夠識別從8051傳來的數據是地址還是數據、8051將要發送數據還是接收數據以及數據的長度等。

如果8051要發送數據給I2C器件，則根據I2C總線協議，在數據CI1接收到第一個數據后啟動I2C總線，然后將CI1中的數據進行并串轉換后逐位發出，發出完畢后設置一個標志位，使8051知道可以發送下一個總線后首先寫I2C器件內地址，然后進行數據接收，進行串并轉換后將接收到的數據裝入CI1中，再設置標志位，使8051知道可以讀出數據。

根據上述設計要求，I2C接口芯片的引腳如圖1所示。其中clk可以使用獨立的時鐘，使I2C總線的位傳送速度遠高于8051的位操作，從而可使I2C總線的數據傳送接近并口的數據速率；a0是地址信號輸入，a0＝0時進行CI0寫操作，當a0＝1時進行CI1讀/寫操作；bz為標志輸出位，bz＝0時，8051需要等待，bz＝1時8051可以對CI1操作。

I2C接口芯片在系統中的情況如圖2所示。這里8051對I2C接口芯片操作使用了查詢方式，也可以改用中斷方式。

3　并行接口設計的實現

3．1　接口設計的內部結構

該芯片的內部結構圖如圖3所示。系統由控制寄存器CI0，數據寄存器CI1，并串轉換，串并轉換，移位寄存器以及I2C控制模塊6部分構成。