電視觀瞄系統以FPGA為處理核心，實現紅外數字視頻信號的實時圖像處理，DSP實現了部分的圖像處理算法和FPGA的控制邏輯，并響應中斷，實現數據通信和存儲

引言

許多光學觀瞄系統都增加了電視、紅外輔助(周視)觀瞄系統，稱之為光電觀瞄系統。在該系統中，需要用電視或紅外成像來精確瞄準目標，但光電系統所在的平臺總是處于運動狀態，成像器件產生的圖像也就隨之運動，通過CCD成像器件或紅外成像器件得到的圖像不能保證觀瞄精度。因此，克服平臺運動造成的成圖像旋轉是解決觀瞄精度的關鍵技術之一。目前的常用方法是機械消像旋，很多要求較高的光學系統仍然采用該方案，隨DSP及FPGA的廣泛應用，電子消像旋也應用到了光學觀瞄系統上。

這兩種方案各有優缺點：機械消像旋可以保證視場不受影響，觀瞄精度由成像器件和光學系統決定，缺點是需要一套精密的機械控制系統，對小型化的光學觀瞄系統而言，有時很難滿足該機械裝置對空間的需求；電子消像旋克服了對精密機械裝置的要求，可以把處理模塊安裝在系統的電子箱中，實時性好，無機械延遲，缺點是會損失邊緣部分的視場、觀瞄精度不僅受光學系統及成像器件的影響，而且與旋轉算法、插值算法及插值精度有關。盡管如此，電子消像旋平臺為使用圖像處理技術和數字信號處理技術提供了充分的條件，隨著微電子技術的迅猛發展，設計優秀的光電觀瞄系統不僅能夠滿足系統對精度的要求，還能夠利用圖像處理技術大大改善觀瞄的視覺效果，同時可以完成許多數字信號處理方面的工作，如：目標識別跟蹤、遠程通信、信息管理等重要的功能。

本文介紹的電子消像旋系統采用Altera公司的StratixII系列FPGA芯片和ADI公司的ADSP2183為核心，可以滿足系統對功能、實時性及精度的要求。

系統原理與基本結構

電視觀瞄系統組成框圖如圖1所示。系統由紅外熱像儀、主圖像處理板、DC/DC與差分轉換板、總線母板、控制接口板、顯示屏等部分組成。

圖1 電視觀瞄系統組成框圖

首先，紅外熱像儀生成觀瞄場景的數字視頻圖像數據，以LVDS信號傳送到系統總線。這里采用LVDS視頻信號，主要是考慮本電視觀瞄系統要求在非常苛刻的物理環境下工作，而LVDS方式具有良好的抗電磁干擾(EMI)能力，能夠很好地保證視頻信號在較長距離條件下的傳輸質量。該消旋處理模塊共包含四個功能單元：(1)DC/DC轉換、LVDS與LVTTL相互轉換單元；(2)系統控制接口單元；(3)圖像處理單元；(4)其他單元。功能單元(1)完成系統電源及LVDS數字差分視頻到LVTTL數字視頻的轉換；系統控制單元(2)包含兩路串行接口和數據交換郵箱，完成信息交換；功能單元(3)是系統的核心部分，它實現對圖像的處理及保證精度的要求；單元(4)主要是系統電磁兼容性方面的設計及數據存儲單元。

圖像處理模塊完成對數字視頻信號的流水處理，全部工作流程在DSP的控制下用FPGA器件實現視場中心的校正、旋轉、精度的計算、實時圖像插值等，最后,經過消像旋處理的數字視頻流，再由DC/DC與差分轉換模塊中的LVDS Driver部分傳送給終端顯示。其中，紅外熱像儀控制電路設置兩路RS422串行通信口，通過串行口與熱像儀和圖像處理板交換數據信息。數據交換由熱像儀控制電路發起，每100ms通過RS422串行通信口1向熱像儀發送一次控制指令，直到收到熱像儀的接收響應回碼。紅外熱像儀控制電路板收到熱像儀的接收回碼后將該回碼通過RS422串行通信口2轉發給圖像處理板。按照這些控制命令的內容，圖像處理板便根據這些命令完成字符疊加，供觀瞄顯示屏上顯示。

系統設計

在數字信號處理技術中，DSP＋FPGA是目前比較通用的方式。通用DSP對系統進行管理，并協同功能強大的FPGA完成圖像算法，實現設計功能要求。

消像旋是一種常用的的數字圖像處理技術，傳統的消像旋都是在二維平面中進行的，由于旋轉后圖像像素點坐標不再是整數，故旋轉后必須對像素點灰度進行二維插值運算，由于其運算過程復雜，運算量也大，尤其是當對旋轉后的圖像質量要求較高時，需要采用高階數的插值運算，如3階、4階等，則運算量更大。因此單純采用軟件實現，其運算時間過長，實時性差，無法滿足高速圖像旋轉的要求，更不用說在視頻條件下使用。

● 觀瞄顯示界面設計

觀瞄顯示界面如圖2所示。通過圖文混合技術，可以在顯示界面上很方便地產生電子分劃，形式靈活可變且精度高，可以容易實現不改動光學系統而完成零位校準、對比度亮度調整、動態變形消隱等任務。觀瞄區域是一個圓形，圓形以外至屏幕邊緣則是固定灰度的背景，用于疊加圖文信息。屏幕左上是命令菜單，顯示當前執行的命令，右上是控制參數，具體顯示控制字符。在屏幕左下，是系統的狀態信息，右下則是調試命令，平時不顯示，只在系統進入自身調試狀態時才顯示。

圖2 觀瞄顯示界面

● FPGA設計

系統中，FPGA主要完成對視頻圖像的旋轉算法實現、圖文混合、邏輯控制和部分I/O操作等工作。正是基于這樣的考慮，選用了Altera公司的StratixII系列中的EP2S30F484I4芯片。StratixII FPGA放棄了傳統的查找表(LUT)結構，使用一種創新的自適應邏輯模塊(ALM)作為FPGA的基本結構單元。與第一代Stratix相比，StratixII FPGA的邏輯密度是前者的2倍，速度也快了50%。EP2S30F484I4有13552個自適應邏輯模塊(ALM)，33 880等效邏輯單元(LE)，片上RAM為1369728bit，還有12個鎖相環(PLL)。

FPGA控制單元是在QuartusII 5.0環境下開發的，消像旋處理是軟件設計的關鍵。數字視頻由紅外熱像儀輸出，格式為差分輸出。包括如下信號：V_CLK(14.5MHz)，V_LE(行有效)、V_FE(場有效)、V_EOF(奇偶場標志)、V_SYN(復合同步)、V_D[7..0](8bit數據)。該數字視頻經過消像旋處理后仍按原格式輸出。圖像分辨率為（768