摘要：采用ＦＭ－ＤＣＳＫ調制的混沌保密通信較其它混沌鍵控保密通信具有更優(yōu)良的特性，但同時電路實現也更加復雜。ＤＳＰ以其高效和靈活性在混沌通信中具有廣闊的應用前景。文中根據ＴＭＳ３２０Ｃ５４０２的特點，給出了用兩塊ＤＳＰ來實現ＦＭ－ＤＣＳＫ通信系統的硬件方案，同時給出了系統獨立工作時的硬件原理框圖和軟件設計流程。

關鍵詞：數字信號處理器（ＤＳＰ）；調頻－差分混沌鍵控（ＦＭ－ＤＣＳＫ）；混沌通信；多通道緩沖串行口

１　引言

近年來，隨著混沌同步和控制理論的提出與發(fā)展，混沌在信號處理、通信和控制領域的應用也日漸廣泛。一般認為，在通信領域，混沌信號代替?zhèn)鹘y的正弦信號作信息載體有以下優(yōu)勢：其一是混沌信號的寬頻特性可以實現某種意義上的擴頻；其二是混沌信號的類似噪聲難以預測，而這一特點正好可為信息的保密傳輸提供保證。

圖1

混沌通信的類型很多，其中較有應用前景的有差動混沌鍵控（ＤＣＳＫ）和混沌擴頻通信。它們的共同特點是信道中傳送的信號不再是實現發(fā)送端和接收端同步的耦合信號，而是利用混沌信號的統計特性，即混沌信號的自相關和互相關特性來實現一定程度的保密通信。目前的研究工作主要是以理論研究和計算機仿真為主，而利用硬件來驗證ＤＣＳＫ及其改進的ＦＭ－ＤＣＳＫ通信性能的設計還很少，因此，筆者設計了基于雙數字信號處理器(ＤＳＰ)的ＦＭ－ＤＣＳＫ通信系統方案，文中分別介紹了系統中的話音終端、 混沌序列的產生及其ＦＭ調制、 ＤＣＳＫ調制解調及數據通信等電路，分析了系統工作時程序的裝載原理和可行性，同時給出了硬件原理框圖和軟件設計流程圖。

２　系統硬件總體結構

本系統主要用來完成語音信號的采集、語音壓縮編碼以及對語音信號進行ＦＭ－ＤＣＳＫ調制，并將調制后的數據通過ＤＳＰ的多通道緩沖串行口（ＭｃＢＳＰ）發(fā)送出去，同時對接收到的數據進行ＤＣＳＫ解調和語音解壓縮、譯碼，并將譯碼后的數據進行Ｄ／Ａ轉換以還原出模擬話音。本系統利用串行數模／模數轉換芯片ＴＬＶ３２０ＡＩＣ１０來將輸入語音信號轉換成數字語音信號，待進行完處理后再將數字語音轉換成模擬語音信號；低比特率聲碼器ＡＭＢＥ－１０００則用來對數字語音信號進行低速率的語音壓縮編碼和對ＤＣＳＫ解調后的數據進行解碼；ＴＭＳ３２０Ｃ５４０２（主）不僅要對編碼后的數據進行ＤＣ-ＳＫ調制和ＤＣＳＫ解調，而且還要作為整個系統的控制器來完成對各個功能芯片的設置、控制，并通過雙口ＲＡＭ芯片（ＩＤＴ７２０６）與ＴＭＳ３２０Ｃ５４０２（從）進行數據傳遞，同時通過多通道緩沖串行口（ＭｃＢＳＰ）與另一塊ＴＭＳ３２０Ｃ５４０２（從）進行雙向的數據通信。ＴＭＳ３２０Ｃ５４０２（從）則在ＴＭＳ３２０Ｃ５４０２（主）控制下完成混沌序列的生成和序列的ＦＭ調制運算。整個系統的硬件原理如圖１所示。

圖中，Ｃ５４０２(主)采用并行方式裝載程序?而Ｃ５４０２(從)則是采用ＨＰＩ方式裝載程序。由于沒有通過雙端口ＲＡＭ采用并行方式裝載程序，因而可以減少Ｃ５４０２(主)在Ｃ５４０２?從? 裝載程序時復雜的控制過程，有效地利用資源。在系統獨立工作時，Ｃ５４０２主、從雙方的通信主要通過雙端口ＲＡＭ來完成。

３　系統電路工作原理

本系統包括話音終端電路、混沌序列產生及其ＦＭ調制電路、ＤＣＳＫ調制及解調以及兩個系統數據通信實現電路。各個部分在控制器的協調下完成雙向的ＦＭ－ＤＣＳＫ通信。

３．１ 話音終端電路

話音終端電路由聲碼器ＡＭＢＥ－１０００與串行數模／模數轉換芯片ＴＬＶ３２０ＡＩＣ１０構成，可在ＤＳＰ控制器的控制下完成模擬話音的數字化，并進行壓縮編碼以輸出成幀的編碼數據包，然后將其作為信息數據再經ＤＳＰ做ＦＭ－ＤＣＳＫ調制后輸出。同時將接收到的并經過ＤＳＰ解調的數據包進行譯碼以還原出數字話音，最后經過Ｄ／Ａ變換輸出模擬話音。

在硬件連接中，ＡＭＢＥ－１０００的發(fā)送、接收選通信號以及移位時鐘均為ＴＬＶ３２０ＡＩＣ１０產生的ＦＳ和ＣＬＫＳ信號。為滿足ＡＭＢＥ－１０００的時序要求，將ＴＸ＿ＳＴＲＢ、ＴＸ＿Ｏ＿ＣＬＫ分別與ＴＬＶ３２０ＡＩＣ１０產生的ＦＳ和ＣＬＫＳ直接相連，而ＲＸ＿ＳＴＲＢ、ＲＸ＿Ｏ＿ＣＬＫ則經過ＣＰＬＤ邏輯轉換后與ＦＳ、ＣＬＫＳ相連。ＡＭＢＥ－１０００的編碼速率、信道接口方式、ＡＤ接口方式以及各種控制都是由Ｃ５４０２（主）通過操作不同的Ｉ／Ｏ口并經ＣＰＬＤ鎖存完成的，其中ＡＭＢＥ－１０００的時序邏輯圖如圖２所示。

對ＴＬＶ３２０ＡＩＣ１０中各控制寄存器的控制可用Ｃ５４０２（從）通過多通道緩沖串行口?ＭｃＢＳＰ０?向ＤＣＳＩ寫入相應格式的數據來完成。與Ｃ５４０２（從）的連接工作在ＳＰＩ模式，并同樣由ＴＬＶ３２０ＡＩＣ１０產生ＦＳ和ＣＬＫＳ信號。初始化完成后，ＴＬＶ３２０ＡＩＣ１０則在８ｋＨｚ的采樣率和１６ｂｉｔ的線性量化模式下與聲碼器交換數據。而聲碼器每２０ｍｓ與Ｃ５４０２（主）交換一次數據。當然，所有的工作方式都可以通過軟件編程來實現。

３．２ 混沌序列的產生及其ＦＭ調制

混沌序列的產生及其ＦＭ調制主要由Ｃ５４０２(從)完成。可利用經典的Ｌｏｇｉｓｔｉｃ映射：

然后經離散迭代運算產生所需要的混沌序列。由ＦＭ－ＤＣＳＫ通信方式的原理可知，所產生的混沌序列需經過ＦＭ調制，然后才能對話音數據作ＤＣＳＫ調制。ＦＭ－ＤＣＳＫ調制解調系統框圖如圖３所示。因為混沌序列的ＦＭ運算量比較大，因此，本設計選擇ＴＭＳ３２０Ｃ５４０２作為運算處理器，它的最高工作頻率可達１００ＭＨｚ。

Ｃ５４０２(從)通過雙口ＲＡＭ將ＦＭ調制后的混沌序列送給Ｃ５４０２(主)，也就相當于在ＦＭ－ＤＣＳＫ調制解調系統中完成了混沌發(fā)生器和ＦＭ調制器的功能。

３．３ ＤＣＳＫ調制解調及數據通信

用Ｃ５４０２?主?可完成低速率編碼后話音信號的ＤＣＳＫ調制和接收數據的ＤＣＳＫ解調，同時可控制ＣＰＬＤ以產生各種控制信號。每次通信過程中，Ｃ５４０２(主)將從雙口ＲＡＭ中讀取相應數目ＦＭ調制后的混沌序列，然后對接收到的話音數據按ｂｉｔ 進行ＤＣ-ＳＫ調制，同時通過ＭｃＢＳＰ用ＤＭＡ方式接收ＤＣＳＫ調制數據并由Ｃ５４０２(主)進行ＤＣＳＫ解調。這兩項工作都是通過中斷來完成的

３．４ 系統獨立工作時的程序裝載過程

本系統的程序裝載分為Ｃ５４０２(主)自身的并行裝載和Ｃ５４０２(從)的ＨＰＩ裝載兩部分。

Ｃ５４０２(主)與Ｆｌａｓｈ ＡＴ２９ＬＶ１０２４和雙口ＲＡＭ之間的邏輯如圖４所示。Ｃ５４０２(主)上電復位裝載時，由于Ｂｏｏｔｌｏａｄｅｒ程序在初始化時設置ＸＦ為高電平，因此，在系統進入并行引導裝載模式后，Ｃ５４０２(主)將從數據尋址為０ＦＦＦＦｈ的單元（Ａ１５＝１，選中Ｆｌａｓｈ）中讀取將要載入的程序存儲區(qū)首地址和并行裝載數據流。此時，Ｃ５４０２可將 Ｆｌａｓｈ地址０８０００ｈ―０ＦＦＦＦｈ單元中的數據讀到Ｃ５４０２對應于００００ｈ―７ＦＦＦｈ尋址區(qū)的片內ＤＲＡＭ和片外ＳＲＡＭ中。Ｂｏｏｔ-ｌｏａｄｅｒ程序結束后，用戶程序的第一條語句為ＲＳＢＸ ＸＦ，即置ＸＦ引腳為低電平， 那么Ｆｌａｓｈ將始終不選通。這樣，雙端口ＲＡＭ的高３２ｋ區(qū)域（０８０００ｈ―０ＦＦＦＦｈ）將被釋放出來作為Ｃ５４０２?主?運行時的數據區(qū)或程序區(qū)使用。Ｃ５４０２?主?裝載進來的程序數據主要分為三部分：給Ｃ５４０２(從)的裝載程序、自身的運行程序及Ｃ５４０２(從)的運行程序。

在Ｃ５４０２(主)進行并行裝載的過程中，Ｃ５４０２(從)將判斷是哪種裝載模式。因為Ｃ５４０２?從?的ＨＩＮＴ和ＩＮＴ２連在一起，因此，ＤＳＰ上電初始化時會將０７ＦＨ單元清０，同時ＨＩＮＴ置０會導致ＩＮＴ２的ＩＦＲ相應標志位有效，Ｃ５４０２(從)在查詢到ＩＮＴ２的標志位有效后，則判斷為ＨＰＩ裝載模式。Ｃ５４０２(主)在進行并行裝載后，將首先運行裝載程序，以便將Ｃ５４０２(從)的運行程序數據傳送到Ｃ５４０２(從)中，從而將Ｃ５４０２(從)的程序入口地址寫到０７ＦＨ單元，這樣即表明ＨＰＩ裝載結束。

４ 系統軟件設計

４．１ 程序流程

系統的軟件設計主要包括對Ｃ５４０２?主?和Ｃ５４０２（從）的編程。Ｃ５４０２?主?的軟件設計由Ｃ５４０２的初始化、ＡＭＢＥ－１０００的初始化、ＭｃＢＳＰ０和ＭｃＢ-ＳＰ１初始化、ＤＭＡ的初始化、ＤＳＰ中斷設置、接收數據中斷設置程序和發(fā)送數據中斷設置程序構成。圖５為Ｃ５４０２(主)軟件系統流程圖，圖６和圖７分別為ＭｃＢＳＰ０接收中斷設置和ＭｃＢＳＰ１接收中斷設置流程圖。Ｃ５４０２(從)的軟件設計由Ｃ５４０２初始化、ＴＬＶ３２０ＡＩＣ１０的初始化以及混沌序列產生和混沌序列的ＦＭ調制構成。

４．２ 程序設計應注意的問題

在進行系統軟件設計時，應注意以下幾個問題：

（１）由于ＭｃＢＳＰ工作在數據接收中斷方式，因此全局中斷和串口中斷的相應位要合理設置。同時，在設置中斷向量表時，中斷向量表的位置應與處理器模式狀態(tài)寄存器ＰＭＳＴ中的中斷向量指針ＩＰＴＲ相對應，ＩＰＴＲ的９位地址指向１２８字的中斷向量所在的程序頁?同時，中斷向量表也要嚴格按照Ｃ５４０２規(guī)定的格式編寫，否則不能正確地產生需要的中斷結果。

（２）要實現ＤＳＰ數據采集系統的脫機獨立運行，程序裝載十分關鍵。Ｃ５４０２(主)進行并行裝載時，ＡＴ２９ＬＶ１０２４中的程序數據流要嚴格按照并行裝載的格式依次把Ｃ５４０２?從?裝載程序、Ｃ５４０２(主)自身執(zhí)行程序和Ｃ５４０２(從)的程序裝載到片內ＤＲＡＭ和片外雙口ＳＲＡＭ中。

（３）當雙端口ＲＡＭ在兩片ＤＳＰ之間進行數據傳遞時，要合理分配空間，協調好讀寫時序，嚴格避免數據沖突。

５　結束語

本文利用兩片ＴＭＳ３２０Ｃ５４０２設計了ＦＭ－ＤＣＳＫ通信系統的硬件實現方案，給出了系統獨立工作時的硬件原理框圖和軟件設計流程圖。實踐證明：并行裝載模式和ＨＰＩ裝載模式同時使用，可有效利用系統資源、降低成本。