a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 手機與無線通信 > 設計應用 > PRMA協議的無線網絡控制芯片設計

PRMA協議的無線網絡控制芯片設計

作者: 時間:2006-04-29 來源:網絡 收藏
在無線通信領域中,有限的頻譜資源與不斷膨脹的需求是促使無線通信技術日新月異的源動力,那么,如何有效利用寶貴的頻譜資源自然就成為一個十分有意義的課題。為了提高頻譜利用率,目前主要從如下兩個方面入手:①采用更為高效的調制解調技術,如QAM等;②在多址接入方面,除尋找更加有效的方法外,如0FDMA,如何將頻分、時分、碼分及空分技術有效地融合也是目前的研究熱點。
多址接入就是一種以時分多址為基礎,結合話音的統計模型有效提高系統容量的一種方法。是G00dman等學者早在1989年提出的。伴隨著第三代移動通信技術的發展,又一次獲得了人們的關注,其與CDMA的聯合多址技術,即CDMA/PRMA多址接入協議,使系統容量得到明顯提高。

1 PRMA協議介紹
PRMA(Packet Reservation Multiple Access)協議,即分組預約多址協議,是利用人們在通話過程中的空閑期來增加系統容量的。據統計,人們在通話過程中,傳輸話音的帶寬占總帶寬的35%~50%,另外約50%的帶寬都是空閑的。PRMA 協議的內容是將時間軸分為時隙,若干個時隙組成一幀。每一幀中的時隙被分為兩類:一類是被預約的時隙,另一類是可用的空閑時隙。時隙的類別是根據在時隙末尾接收到的基站應答信息來確定的。每個移動臺在話音突發開始時,采用ALOHA協議來競爭可用的空閑時隙。若移動臺競爭成功,則它就預定了后續幀中相同的時隙。在后續幀中,它將不會與其它移動臺的分組發生碰撞。當一個話音突發傳輸結束后,該移動臺將釋放預約的時隙,使該時隙從預約狀態變成可用狀態。釋放的方法就是在預約的時隙內不傳輸任何信息,基站檢測到該空閑時隙后,就會指明該時隙為可用時隙。圖1是PRMA系統的工作示例。



圖1中,各時隙內的Rx表示該時隙已經被節點x預約,而I表示該節點還未被預約。對于每一個時隙,如果有兩個或兩個以上的節點同時發送,那么在基站處必然導致碰撞發生,如第I幀的時隙2。如果發送終端處標記為“一”,則表示相應的時隙是空閑的,沒有節點發送信息。由圖1可見,在第I幀,時隙2處,節點6、4碰撞,基站無法識別信息,因而節點6和4收不到基站的應答,所以預約第I+1幀的時隙2沒有成功。在第I幀的時隙3處,節點3沒有發送信息,表示節點3要釋放該時隙,因此第I+1幀的時隙3不再處于預約狀態。節點6和4在第I+1幀的時隙3和4分別接入成功,并且預約了第I+2幀的時隙3和4。
經過仿真分析,如果物理信道總數為20,即l幀被時分為20個時隙,采用PRMA協議后,系統可容納的用戶總數最多可達37個。然而,若只采用TDMA協議,最多可容納的用戶數是20個,系統容量得到明顯提高。
CDMA/PRMA協議的基本思想與PRMA協議類似,只是在cDMA/PRMA協議中,基站無法檢測到碰撞事件的發生,基站只能根據多址干擾,即MAI,來判斷信道狀態并確定是否允許時隙的預約。這樣,在每個時隙里,系統所允許的用戶數不再是一個,而是多個(如5~7個)。當然,各用戶采用的碼字必須不同。

2 PRMA專用
2.1 處理器的選擇
顯然,實現PRMA協議幾乎不需要什么復雜的算法,而主要依靠程序的,因此選擇單片機。在系統中,由于信道的通信速率較高,如幾百Kbps,單片機是不能勝任的,因此,選用了32位的嵌入式處理器。嵌入式處理器有很多種,但是處理內核主要有以下4種:MIPs內核(64位)、ColdFire內核、PowerPC內核和ARM內核。
PowerPC處理器由于其較強的處理能力,在電信級的高端產品中應用較多;而ARM處理器由于其優異的功耗性能,因此在便攜式設備中應用廣泛。圖2是幾款處理器的性能對比.(該圖引自EEMBC總裁Markus Levy的文章。)

 



圖2中,條狀圖對應的單位是Telemark。該單位的含義與傳統衡量處理器處理能力的單位Dhrystone的含義類似,是對處理器處理能力的一種定義。曲線的單位則是Telemark對功率的歸一化,即Telemark/mW。顯然,MPC7455的絕對處理能力是最強的,但是考慮到功耗后,ARMl020E的性能顯然是最優的。我們最終選用的是ARM9處理器。
考慮到與傳輸系統的接口以及對接入系統的調試方便,中除了實現PRMA協議外,還包括基帶收發系統。顯然,基帶收發系統應該使用FPGA實現。這樣,可采用如下兩種方案:方案①,擴展的FPGA器件掛接在ARM處理器的外部擴展總線上;方案②,選用A1tera公司的SoPC系統。
SoPC系統,即可編程片上系統,將處理器內核與FPGA集成于一體。目前,ALtera公司的SoPC系統主要有兩類:一類是硬核SoPC系統,另一類是軟核SoPC系統。硬核SoPC系統采用的是ARM處理器。該處理器固化在內,是不能被重新加載的。軟核SoPC系統采用的是Altera公司的N10s或N10S.II內核。該內核在每次上電或復位時與FPGA內部的邏輯電路一起重新加載。采用SoPc系統的好處在于用戶可根據實際需要在FPGA內部添加外圍設備,方便系統設計。同時,Altera公司免費提供一些常用外圍設備的IP核,如:網卡器、串口控制器、USB控制器等等。通過使用Altera的QUARTUS-II和SoPC開發軟件,可以在soPc系統上輕松地構建專用控制
另外,在SoPC系統內,處理器內核與FPGA間采用標準系統總線,如上述硬核soPc系統內部采用的是ARM公司的AMBA-AHB總線。這樣,處理器和FPGA間的數據交換速率要比上述方案①快許多。在我們的設計中,采用了Altera公司的EXPAl處理器。該處理器的內核為ARM922T。

2.2 PRMA協議的實現
2.2.1 幀結構的設計

根據系統要求,采用TDD的雙工方式,每幀設置20個時隙,每時隙分為上行和下行兩個微時隙;系統采用上下行對稱鏈路,信道傳輸速率為512kbps,每個微時隙內共有256位。幀及上行時隙結構如圖3所示。


圖3中,ux為上行時隙;Dx為下行時隙;TB為發信機輸出功率上升下降保護時間; Raddr為接收臺地址; Tx―addr為發射臺地址;Control為控制比特;Pay load為業務負載;GP為保護間隔; TR為收發轉換時間。
與TDMA多址接入技術不同,PRMA是一種面向分組的多址接入技術,因此,分組頭的開銷是不可避免的。由圖3可見,收發地址域分別有6位,因此網絡最多可識別64個用戶。顯然,這樣的網絡容量是遠遠不夠的。如果采用IPV4的尋址方式,網絡容量雖可以達到要求,但是收發地址域就要占用64位的開銷,這是無法接受的。因此,對分組頭的壓縮是必須設法解決的問題。
根據理論仿真結果,一個基站最多可以同時接入37個用戶通信,因此,6位的地址識別域對于一個小區而言是足夠的。在網絡中,當一個移動臺發起呼叫或被呼時,該小區的基站首先將其在全網內的唯一識別地址(如IPv4地址)寫入自己的數據庫中,同時為其分配一個本小區內唯一的臨時地址(6位)。移動臺與基站通信時,使用6位的臨時地址,當分組進入支撐網絡后,則使用全網內的唯一地址。地址碼的轉換在基站處完成。
控制域共有4位,由左到右,分別將其標記為C.0、C.1、C.2和C.3。在上行信道中,用C.0和C.1標記該時隙為業務時隙,如C.0C.1=00.C.2和C.3則預留給以后的功能擴展。
下行信道的時隙結構與上行信道的時隙結構基本相同,只是控制域的含義不同。C.0表示上行信道接入的分組是否正確,C.1表 示是否預約下一幀的該時隙。C.2和C.3預留給以后的功能擴展。
由于信道速率為512kbps,因此6位的保護時間最多可以提供3.5km的傳播時延保護。
2.2.2 網絡同步的設計
在每個超幀里,設置一個專用的同步廣播信道,基站利用該信道廣播一個特定的同步訓練序列。當移動臺進入基站的服務區時,即可檢測到該同步訓練序列,完成開環同步。
當移動臺發起呼叫時,首先向基站發出隨機接入分組。隨機接入突發的時隙格式如圖4所示。Rx_addr標記為基站地址,如全網定義地址“000000”為所有基站的空中接口地址,而在支撐網絡內,各基站使用全網唯一的IPv4地址。控制域的C.0和C.1設置為“01”,指示該分組為接入突發分組。Pay_load域只使用48位。該信息為主呼臺的全網唯一地址(附有1 6位的校驗保護)。Pay 10ad域的其它位合并給GP域。

 


當基站接收到隨機接入突發后,將Rx_MAC_addr記錄入數據庫中,為其分配一個本小區內的6位地址。同時,基站根據接收到的訓練序列相關峰的位置可以計算出移動臺與其的傳播時延。將上述兩信息在隨后的下行信道中一同發給主呼移動臺,完成網絡的閉環同步。
2.2.3 時隙狀態寄存器的設計
在PRMA系統中,每一個時隙有兩種狀態,即可用狀態和預約狀態。當節點還沒有預約到信道時,它只能在可用時隙處競爭;當節點預約到信道后,它不能再去競爭信道,只能在自己的預約信道上傳輸數據。因此,每個節點對時隙狀態的準確跟蹤和識別是全網正確工作的基礎。時隙狀態寄存器就是起到這樣的作用。圖5是系統的時隙


Idle狀態即該時隙還未被預約,預約(Resetred)狀態表示該時隙已被預約。每個接入節點要跟蹤每一個下行信道,分析控制域的C.1位,判斷該時隙在下一幀的狀態,完成時隙狀態的跟蹤。在每一個上行信道起始處,各接入節點判斷當前時隙的狀態,以決定是否發送分組。
時隙狀態寄存器為每一個時隙保留3位空間。我們定義:“000”表示信道空閑;“001”表示信道被其它節點預約;“Oll”表示信道被本節點預約。其它狀態預留給以后的功能擴展。
2.2.4 分組緩存的設計
話音是對時延有嚴格要求的業務。在系統中,采用的話音編碼器每20ms輸出1個分組,話音時延最大不能超過40ms。顯然,每個節點設置2個語音分組緩存就足夠了。我們將這兩個語音分組緩存分別標記為VB1和VB2。
如果VBl和VB2已滿,假設VBl中的分組為競爭接入的分組,VB2中的分組為排隊等待分組。這時第三個語音分組到達,那么該分組就直接緩存在VB1中,第一個語音分組被丟棄掉,同時VB2中的分組成為競爭接入分組。
2.2.5 分組緩存狀態寄存器的設計
如上所述,每個分組緩存可能是空的,也可能已被占用,其中的分組可能是接入分組,也可能是等待分組,還有可能被丟棄掉。因此,要對分組緩存的狀態,包括其緩存分組的狀態予以跟蹤。圖6為分組緩存狀態轉移圖,圖7為緩存狀態寄存器的結構。



圖6、7中,Bs為緩存狀態位,“1”表示緩存已滿,“0”表示緩存空閑,即Idle。As為接入狀態位,“1”表示當前分組為接入分組,“0”表示當前分組為等待分組。Drop Counter為丟棄計數器。當Bs=l后,每個時隙到達時,Drop Counter計數器就累加1。當DropCounter累加到門限值時,當前分組就被丟棄掉,緩存恢復為Idle狀態。當然,系統還需要一個寄存器存儲分組丟棄門限值(drop threshold)。

 



2.2.6 幣點狀態寄存器
綜上所述,接入節點的狀態可能是空閑狀態(即Idle,無等待分組傳輸)、競爭狀態(即:Compete,有分組等待傳輸,但還未預約到信道)及預約狀態(即Reserve,有分組等待傳輸且已經預約到信道)。接入節點的狀態轉移如圖8所示。



由于衰落、噪聲和干擾等因素的存在,無線信道是極不可靠的,常常產生誤比特,有時甚至出現誤幀的情況。當節點處于預約狀態時,由于上傳的分組錯誤較多,基站無法識別該分組,那么隨后的下行信道就會空閑,該節點就丟棄了對該時隙的預約權,由預約狀態轉移為競爭狀態。
圖8中,Wp表示等待分組的數目,在目前的系統中可取0、1、2三個數值。C.0是下行信道控制域的第0位。節點狀態寄存器只需占用2位,區分節點的上述3種狀態。
2.2.7 節點的行為
時隙狀態、緩存狀態和節點狀態的轉移都發生在由Dx到U(x+1)的收發轉換時間(TR)處。無論U(x+1) 處是否發送了分組,節點都要分析Dx處基站發出的分組頭,刷新時隙狀態。另外,處理器還要檢測高層是否有語音分組發給自己,刷新Wp及緩存狀態,如果Drop Cou“ter數值已經達到Drop Threshold時,相應的分組應 該被丟棄掉,置Bs位為0。結合Dx處下行分組的C.0位 及Wp值,節點狀態發生相應的改變。
在每個上行時隙Ux前,節點首先判斷時隙x的狀 態。如果該時隙被其它節點預約,則節點等待;如果該 時隙被自己預約,則準備傳輸,假如此時緩存已經為空,即節點已經處于空閑狀態,那么Ux將空閑,節點釋放對x時隙的預約權;如果該時隙未被預約,且節點 處于競爭狀態,那么節點將準備競爭該時隙。
2.2.8基帶收發器
由于PRMA是全網同步系統,因此需要高穩定度高精度的時鐘源。實際中,我們采用了16.384MHz、O.11 0-6時鐘源。由于分組在VBx中并不包含信道需要的訓練序列和TB時間等,因此在串并轉換器與發送緩存間加入了輸出控制模塊。同樣,接收到的數據通過輸入控制后,將訓練序列等物理層的協議開銷就屏蔽掉,進入接收緩存的數據是PRMA接入控制系統所需要的數據,如圖9所示。



EXPA 1系統的內部總線采用的是ARM公司的AHB總線。該總線通過橋按器與FPGA相連。我們在FPGA內部設計的AHB SLAVE接口(AHB從接口)就是與該橋接器相連,完成AHB橋接器與FPGA數據交換的功能。

3 幾點說明
上述內容是針對PRMA系統中移動節點側接入控制芯片的討論。由于篇幅的限制,關于基站側接入系統的設計不再論述。
通過實驗測試,系統可以完成PRMA的功能要求,而且進行一些改進后,系統性能可以得到提高。例如:在上行分組的Control域內利用C.3位向基站指示下一幀的該時隙是否繼續預約,這樣就可以減少信道空閑造成的浪費。
由于使用了SoPC芯片,因此在系統上不需要太多的外設開銷,系統設計十分精簡。而且,如果使用更大容量的SoPC芯片,如EXPA4或EXPA10,那么完全可以將中頻部分也集成于該芯片內。



評論


相關推薦

技術專區

關閉