FPGA的架構使得許多算法得以實現，較之采用四核CPU或通用圖形處理器(GPGPU)，這些算法的持續性能更接近器件的峰值性能。隨著對芯片、算法和庫基礎的集中改進，FPGA加速器的基準測試結果不斷提高。就算當前最大的FPGA所消耗的功率也不到30W，因此它們可應用于多種場合。在目前出現的幾大行業動態的共同作用下，FPGA實現的算法加速更加令人矚目。這些行業動態包括：

● 當前FPGA的容量已足夠容納更大的算法?，F在已經有可能將期權定價算法或1M點快速傅里葉變換放入FPGA。將算法從CPU中加載到FPGA的延遲時間小于算法加速所節省的時間。

● 單核CPU在功耗和冷卻問題上受到了限制。采用多核CPU的嘗試正在順利進行，但現有為單核編寫的軟件必須進行重寫，用以支持合理的性能擴展。

● FPGA協處理的主動式支持。在某些情況下，這些CPU接口(AMD公司的Torrenza Initiative與Intel公司面向FPGA廠商的注冊FSB與QPI)支持8 GB/s的速率，寫入等待時間低于140ns。

較之雙核、四核CPU或GPGPU，FPGA基準測試結果顯示了采用插槽式加速器的優異的蒙特卡洛浮點結果（見表1）。

就結果而言，運行頻率為150～250 MHz之間的FPGA是如何做到優于運行頻率為2～3 GHz的四核CPU或運行頻率為1.35 GHz的128核GPU的呢？正如蒙特卡洛布萊克-斯科爾算法所示，FPGA架構具有獨特的性能，這是產生這一優異結果的原因之一。

FPGA架構特征
靈活的FPGA可根據需要進行編程和重新編程。一個典型的FPGA包括一個邏輯塊陣列、內存塊和DSP塊，它們周邊環繞著可由軟件進行配置的可編程式互連結構（如圖1所示）。該架構確保下列特征的實現。

● 功能并行：功能的多次重復

● 數據并行：處理數據陣列或數據矩陣

● 流水化的自定義指令：每個時鐘周期輸出流數據的一個結果

● 超大的主緩沖帶寬與規模：GPGPU的3～10倍

● 靈活的數據通路布線：巨型交叉連通在一個時鐘周期內完成數據傳輸

● 功能和數據流的串聯：均在一個時鐘周期內完成

● 定制片外I/O：所需的協議、帶寬和延遲

● 可擴展的路徑圖：更大的陣列具有充足的空間支持供電與冷卻

顯然，FPGA在并行化與流水化方面存在相當大的優勢，同時與GPGPU相比，FPGA在主緩存與帶寬方面也存在優勢。在FPGA中，邏輯資源周圍是存儲器塊。XDI模塊具有一塊帶寬為3.8TB/s的3.3MB主緩存，這是nVidia 8800 GTX型GPGPU上主緩存(支持流處理器)的5～10倍。

FPGA的優勢還在于，可以利用裕量連接帶寬來靈活構建直達各邏輯塊的數據通道和存儲器訪問通路。圖1所示的可編程互連結構提供了大量的布線帶寬。模塊與電路板可根據FPGA輸出帶寬、存儲器大小及延遲的需要進行設計，I/O端口可由用戶自定義。

圖1 FPGA的架構

最后，FPGA架構還擁有一個優勢，它可擴展為更大型的邏輯塊、存儲器塊與DSP塊的陣列。邏輯與主緩存的大小是一起擴展的?，F有最大的FPGA峰值功耗為30W，其FPGA架構有很多空間，可以在不超過現有數據中心功率和冷卻限制的前提下，擴展為新的處理構型。