a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 怎樣實現Verilog模擬PS2協議

怎樣實現Verilog模擬PS2協議

作者: 時間:2010-06-20 來源:網絡 收藏

讀鍵盤值相當簡單嘛,比SPI、I2C簡單多了...下面介紹一下具體過程.

本文引用地址:http://www.j9360.com/article/151792.htm

1.明確接線關系,只需接4根線,VCC要+5V,3.3我測試過不能用,時鐘和數據線要用bidir雙向口線,FPGA可以不用外接上拉電阻。另外,USB鍵盤也可以用,只要用一個轉接頭轉成即可。

2.讀取基本的鍵盤數據,不需要FPGA發送任何數據,只需讀取鍵盤發回來的數據即可
如下面的時序圖,每次鍵盤發送11個clock信號,我們需要做的事情就是在時鐘的下降沿讀取數據

3.如何來采樣CLK低電平?
這里可以用一個FIFO來儲存數據,如下面的程序,當ps2_clk信號處于下降沿時,ps2_clk_fallingedge值將被置高

reg [2:0] ps2_clkr;//用一個fifo來采樣ps2_clk信號;
always @(posedge clk)
ps2_clkr = {ps2_clkr[1:0], ps2_clk};

wire ps2_clk_risingedge = (ps2_clkr[2:1]==2'b01); // now we can detect ps2_clk rising edges
wire ps2_clk_fallingedge = (ps2_clkr[2:1]==2'b10); // and falling edges

4.當檢測到第一個低電平時,我們只需要連續讀取11個周期值就可以了,這里用一個變量i來控制

always @(posedge clk)
if(rst)
i = 0;
else
begin
if(ps2_clk_fallingedge)
begin
data2[i] = data[i];
data[i] = ps2_data;
if(i10) i = i+1;
else i = 0;
end
end

最后來解釋下這11個數據的功能,如下表

5.如果想進一步區分鍵值,就需要查表了,如下表


上一頁 1 2 下一頁

評論


相關推薦

技術專區

關閉