1 分布式干擾系統對嵌入式網關設計的要求

　　根據分布式干擾系統的作戰運用背景，在設計嵌入式網關硬件平臺時應從以下幾個方面考慮：

　　（1）微型化。嵌入式網關應該在體積上足夠小，保證分布式干擾系統的小型化。

　　（2）擴展性和靈活性。分布式干擾系統需要定義統一、完整的外部接口，方便軟硬件系統的升級，其嵌入式網關也應具有擴展性和靈活性，可以根據作戰環境的需要進行升級。

　　（3）穩定性和安全性。穩定性要求嵌入式網關能夠在給定的外部環境變化范圍內正常工作。安全性設計包括代碼安全和通信安全，是軍事領域應用的基本要求。

　　（4）低成本。分布式干擾系統的作戰應用表明，系統是大量部署且不能回收的，因此就要嚴格限制包括嵌入式網關在內的重要部件的成本。

　　（5）低功耗。嵌入式網關的硬件設計直接決定了其能耗水平，還決定了各種軟件通過優化可能達到的最低能耗水平。因此，要合理地設計硬件系統，有效降低系統能耗。

　　（6）具有一定的信號預處理能力。嵌入式系統中微處理器的處理能力較弱，且內存較小，嵌入式網絡的速度普遍不高。這就要求嵌入式網關具有一定的信號預處理能力，包括下變頻功能和FFT變換功能，以此來提高網絡傳輸的效率。

　　2 分布式干擾系統中嵌入式網關的硬件設計

　　嵌入式網關實際上就是一個可實現網絡通信功能的嵌入式系統。隨著FPGA技術的迅速發展，SoPC作為一種特殊的嵌入式系統，具備軟硬件在系統可編程、可裁減、可擴充、可升級的功能，已逐漸成為一個新興的技術方向。因此，本文在設計分布式干擾系統的嵌入式網關時選用基于FPGA的SoPC解決方案，選用的實驗平臺為Xilinx公司的ML402開發平臺。

　　2.1 分布式干擾系統中嵌入式網關的硬件組成

　　圖1表示的是分布式干擾系統中嵌入式網關的硬件組成，這些硬件除A／D、干擾機和控制中心外都集成在一塊ML402*估板上。系統以帶有32位MicroBlaze微處理器軟核的FPGA作為控制中心，處理經A／D變換后的偵察信號數據，然后通過以太網將數據傳送到控制中心，并從控制中心傳回控制參數。DDR_SDRAM作為片外存儲器，用來彌補微處理器內部存儲器容量小的缺點；CF卡存儲系統軟硬件的bit文件和網絡配置文件；串口用來控制具有遠程控制功能的偵察接收機，也可在調試時輸出系統的運行信息。本文設計的嵌入式網關的各功能部件在FPGA內部都以IP核的形式構建并連接，較好地滿足了分布式干擾系統對嵌入式網關硬件設計的要求。