1 SoC基本情況
(1)什么是SoC
    20世紀90年代中期，因使用ASIC實現芯片組受到啟發，萌生應該將完整計算機所有不同的功能塊一次直接集成于一顆硅片上的想法。這種芯片，初始起名叫System on a Chip(SoC)，直譯的中文名是系統級芯片。
    如何界定SoC，認識并未統一。但可以歸納如下：
    ①SoC應由可設計重用的IP核組成，IP核是具有復雜系統功能的能夠獨立出售的VLSI塊；
    ②IP核應采用深亞微米以上工藝技術；
    ③SoC中可以有多個MPU、DSP、MCU或其復合的IP核。
    由上可見，無論從功能、工藝和應用技術上，SoC都是站在高的起點上，對復雜功能的VLSI級IP核，使用重用技術。由于使用的是VLSI級的IP核為部件，設計重用的效率非常高。
(2)硬核、軟核、固核
    IP核是可設計重用的核。“設計重用”是指在設計硬件版圖時予以重用，以區別于過去所說的軟件“重用”。所以，依硬件設計階段的不同，重用的IP核也不同，故而有硬核、軟核、固核之分。
    ◆硬核(hard core)，專為版圖階段使用的IP核，以版圖的形式提交。硬核是已經過性能、功耗、幾何尺寸的優化，并映射為指定的工藝和通過實際流片驗證的核。使用時，只要符合整體IC工藝，滿足本核物理限制的核就可使用。它的使用最為簡單，但損失了靈活性。
    ◆軟核(soft core)，專為RTL階段重用的IP核。它以綜臺之后的RTL級的描述形式提交，或以通用庫元素的網表形式提交。此類重用IP核只是通過了性能和時序的驗證，其它的實現內容及相關的測試驗證等事項均留待使用者來完成。因為后續的布局布線、功耗、幾何尺寸，優化、工藝映射等等尚未進行，故用戶有最大的靈活性。
    ◆固核(firm core)，因所使用的設計階段介于軟核及硬核之間，故其IP核叫做固核。它是以綜合后的代碼或是通用庫網表的形式提交的。因只在布局規劃的層面上對性能和幾何尺寸等進行過結構性的或拓撲意義的優化和初步做過了多種工藝的映射，因而用戶的靈活性介于硬、軟核之間。
選購何種IP核為佳?若著眼于可被重用的頻度、可向其它工藝移植的可能、重用的靈活等方面來說，則以軟核最好、固核其次、硬核最差；若著眼于保證滿足要求的性能和規范、有較短的上市時間、自己付出勞動盡量地少又并不在乎高價，則正好是倒過來，即硬核最好、固核其次、軟核最差。
(3)SoC的一般構成
    從大處來分，SoC含有：
    ◆邏輯核一包括CPU、時鐘電路、定時器、中斷控制器、串并行接口、其它外圍設備、I／O端口以及用于各種IP核之間的粘合邏輯等等；
    ◆存儲器核一包括各種易失、非易失以及Cache等存儲器；
    ◆模擬核——包括ADc、DAc、PLL以及一些高速電路中所用的模擬電路。(如數據傳輸率1．6Gbps@800MHz RDRAM的低擺幅信號傳輸部分、為傳輸彩色視頻信號速率達到1Gbps的l394/1394.B串行總線物理層以及為克服I／O端口瓶頸而采用的Hyper_LVDs高速緩沖的PCI總線等。)

(4)SoC開發的兩大問題
    開發設計重用IP核為基礎的SoC，存在設計和測試兩方面的難題。
    傳統的設計方法、測試開發等工具及其資源， 依然是開發SoC產品時的起步的參考。但是又必須與時俱進，必須充分考慮設計重用引發的諸多方法學、黑箱測試與驗證，以及深亞微米技術出現的天線效應、信號流失等的特殊問題。硬／軟件協同設計的新理論、協同設計新工具、硬軟固核的開發原則與提交規范、核庫的建設、可測性設計、可驗證性設計以及方便前述各項實施的新型EDA、高級設計驗證綜合平臺的完善等。1997年伊始，VSlA(虛擬插座接口聯盟)、Si2(硅片集成創始者刊物)、RAIPD網站(可重用專用IP開發者網站)等刊物以及散見于其它雜志的先驅們都發表過許多原創性的概念和規范文本，奠定了基于重用核SoC的基礎。目前SoC方面的論文書籍與曰俱增， SoC產品不斷涌現，但是真正達到各個公司之間的共享知識產權， 決非一蹴而就的事。
    SoC的根本難點在于產品上市時間要求十分苛刻和生產上的一步到位的直接流片工藝， 其次，它所要求的技術又都特別前沿。只因逼上梁山， 非用一塊塊復雜IP堆起來不足以滿足要求。眼下最好的例子就是手機一越是高檔的， 其內部越是只有一片技術含量更高的SoC。

2 IC業的第二次重組
    早期，IC業一直是少數IDM(集成器件制造廠)壟斷的行業。IDM從接受訂單、器件的設計，到IC的加工等等都是獨家封閉地完成的，如Intel、Motorola、IBM等公司。隨著PC機的普及和技術的發展，IDM自己獨立地擴充或靳建生產線，不僅耗貿巨大而且時間上也來不及，外包生產便是順理成章的事。這就是20世紀80年代末期， 第一次IC業重組的動因。這次重組的特點是生產環節的外包。為此，竟然造就了一批新興的專門從事生產晶園及加工器件的獨立產業， 叫做Foundy(代工廠)。IDM將加工外包之后， 剩下來的設計部門及器件銷售部門等等就泛稱為Fabless，實際應是FablessIDM。它無對應的合適中文名。
    20世紀90年代末，進入IP核為基礎的SoC時代，設計部門因技術復雜，任務又重，便又進一步重組， 留下系統設計部分而將IP核的設計部分實行外包。可以預斷又將造就一批新興的IP設計眼務產業。進一步外包后的IDM所剩下的部分便叫做Chipless，實際應是ChiplessIDM。它也無對應的合適中文名。
    專門從事IP核設計的獨立產業，在20世紀80年代末實際已經出現，20世紀90年代初已然成長。它是專利授權公司，擅長MPU設計的ARM公司獨執本行業的牛首。
    有的專家預計， 隨著嵌入式產品競爭的進一步加劇，產品更新以季度為周期． 促使IDM們會進一步把剩下來的系統設計部門也狠心外包出去， 自己則新成立一個產品創意部門，依賴原有實力， 專門構想實用新型和另類應用產品，蛻化為概念設計部門。這時的IDM，剩下的只是靠無形資產和吸納訂單的部門了，可名之為Dcsignless IDM。它也無對應的中文名，如要硬套，便是皮包公司(非貶義)最恰如其分了。再次的外包，造就的將是一批獨立的SoC集成服務公司。

3 PSoC捷足先登
    晶體管的發明開創了IC產業。使用不同功能的IC，可構成硬邏輯的專用型產品。如早期的計算器、早期的投幣售貨機和早期的鍵盤等。只因追求產品的靈活性，才發明了當今運行軟件程序的微處理器為基礎的計算器。如果再把軟件固化，整體產品再轉回到純粹的硬邏輯電路，便是所謂ASIC(專用集成電路)的專用型產品。有正必有反，與ASIC相對抗的是另一大類的硬件一可編程邏輯器件PLD。現在所使用的PLD有兩個子類：CPLD(復雜可編程邏輯器件)和FPGA(現場可編程邏輯陣列)。20世紀90年代末期提倡的SoC算是第三代的專用型產品。21世紀初，出現的PSoC則是第三代的通用型產品。現歸納一下上述不同時期IC芯片的特征：
    硬邏輯產品一一第一代專用，軟件不可編程，硬件不可配置；
    MPU(計算機產品)一第一代通用，軟件可編程，硬件不可配置：
    AslC（硬邏輯產品）一一第二代專用，軟件不可編程，硬件不可配置；
    PLD（硬邏輯產品）一一第二代通用，軟件不可編程硬件可配置；
    SoC（計算機產品）一第三代專用，軟件可編程，硬件不可配置；
    PSoC（計算機產品）一第三代通用，軟件可編程，硬件可配置。
    PSoC是硬件可配置的SoC。因SoC本是軟件可編程的，所以，PSoC的用戶可獲得軟、硬兩個方面的編程靈活性。
    PSoC一般是在FPGA硅片上，嵌入MCUIP核的SoC,2000年，Altera生產了首例嵌入32位ARM IP核的Excalibur PSoC。接著又生產出32／16位Nios MPU軟核的StratixPSoC。Xilinx生產的是32位PowerPC MPU核的Virtex   IIPSoC 其它PLD制造商也都紛紛在自己的FPGA上嵌入了不同位數的MPU／MCU一般PSoC生產廠都提供一塊裝有PSoC的開發評估板,為用戶備好硬件軟件同步開發的良好環境，幫助目標產品的開發及提前上市。這些PLD制造商都提供現成的硬件編程工具和豐富的邏輯元件庫供用戶使用。
    使用PSoC開發SoC產品比直接開發SoC產品有如下優點：
    ①用設計重用IP核開發SoC的方法尚處建設階段，而PSoC方法已經現實可用。
    ②PSoC著名廠商多具20多年堅實功底，其硬件編程的各種工具和兼顧第三方的功能庫都已精良完善。基于查表算法的FPGA已經達到單片上構建多核DSP或多個DSP處理器的水平，可以滿足當前通信、音視頻和圖像應用的需要。
    ③PSoC繞開了SoC方法虛擬插口的困擾、IP的黑箱認證的困難，同時也避免了SoC的IC設計和流片過程占用的時間。
    ④大幅度地縮短上市時間。
    ⑤經濟實惠。
    不足之處：
    ①PSoC芯片上的資源不免會比SoC有所浪費。
    ②片上處理器受限于生產廠家的設定，缺乏選擇的靈活性。

4 老草開新花
    前面介紹的是32位MPU的PSoC，服務于當前熱門的高端嵌入式消費類應用。現在看8位MCU的PSoC,適于低端嵌入式控制應用。
8位MCU PSoC的現狀歸納如下：
    ①MCU-51核的居多，有ST公司的μPSD32xx、Cyprcss的CY8C264xx和CY8C266xx、Triscend的E5。 Sygnal的C8051Fxxx不屬于PSoC。
    ②非MCS-5l核的PSoC只發現一家。它是Atmel公司的8位RISCAVR核MCUPPSoC，AT94K40。它們各自都提供配置硬件的軟件工具，有的還是免費的。
    下面選ST公司的μPSD32xx來說明一下PSoC：的結構。選它的理由是：
    ①MES-51核是MCU的事實標準，應用最廣，其原理和開發已為廣大工程界所熟知；僅需學習它的硬件編程部分和配置硬件；它的硬件編程工具是免費。
    ②硬件編程的PLD部分是過去大家熟知的WSI公司的技術，即當初專門與MCU／MPU配套的可編程外圍芯片。因WSI公司現被ST收購，專門在其上嵌入5l核構成PSoC。片上沉淀著WSI 20多年實踐經驗。
    圖l是μPSD32xx的簡圖。

    ①圖1分為兩大部分，硬件固定部分和硬件可配置部分。
    ②硬件固定部分有兩塊：MCU核和MCU的擴展。硬件可配置部分有四塊：存儲器塊、DPLD、CPLD、PPLD。
    ③MCU核是8032核。
    ④MCU擴展塊有：2個I2C核、第二個UART、5通道PWM、USB、復位／監控／看門狗等，補充8052核的不足。眾所周知，8051已有20多年的歷史，是最老的MCU，目前有數十個廠家在更新和繼續生產。更新集中在六個方面，詳情請見文獻。
    ⑤存儲器塊包括：1一Flash 256KB、2-Flash 32KB、帶備用電池SRAM 8KB。每塊存儲器的任意部分都可通過DPLD為它們配置片選信號。配置每一存儲塊到數據或程序空間、外部或內部空間。運行中間可以動態地改變所在的存儲空間。在頁寄存器的幫助下，DPLD可以突破原來64KB尋址空間的限制，而一直擴大到16MB，滿足現今對大存儲的需要。
    ⑥DPLD是地址解碼PLD，專門用于配置片選信號，如上所述。
    ⑦CPLD是復雜PLD，因為具有宏單元，專為配置額外的I／O端口之用。
    ⑧PPlD是外設CPLD，也具有宏單元，用于配置其它需要的邏輯部件，這部分可以與前項的CPLD合并使用。
    ⑨硬件的配置通過JTAG接口實現。無需另外的燒寫器。Flash的燒寫也同樣。
    ⑩使用獨立的1-Flash、2-Flash實現動態的IAP。更新軟件不必停止當前程序運行。
    ⑾合理地配置存儲器的分頁，能實現比一般方法簡單得多的跨頁超大程序的運行。　　　
    ⑿免費提供不用HDL，語言的μPSDSofl Express軟件。用它完成硬件配置，簡單易學。

5 如何最快地挖到SoC的第一桶金
(1)SoC高層次挖金方案
    由l、2部分知，進入SoC領域挖金需要有計算機和微電子行業較廣的知識和深入的專業技術。容易挖到金的地方如下：
    ◆Foundy(代工廠)是專fq負責晶園到IC的加工廠，不負責IC的電子電路設計。Foundy適臺單純資金優勢的投資者經營。它的投資額度較大，IDM自己多不愿重金投入初始吃不飽的生產線，正好是專門承攬加工業務的Foundy發展的良機。投資瞄準的方向應是前途看好的、最先進的生產線。
    ◆IP設計服務產業和SoC集成服務公司都是純技術性投入的新興產業。它立足于自己開發，投資不需很大。對于技術水平勉強并無真實的感悟者，恐怕不能冒然進入這樣的行業。尤其是關于IP核和SoC尚無公認的標準，風險很大，目前，還有捷足先登的基于FPGA的32位PSoC的競爭。
(2)32位PSoC層次挖金方案
    開辟基于FPGA PSoC的設計服務產業，是當前比較穩健而又現實的業務。現在，立即就可以開發產品；將來，在窮盡PSoC片上FPGA資源時，也許就會裂變，走出另一條通向SoC的捷徑也說不定。這是一條適合高中級技術人才發展的丘陵之地。
(3)8位PSoC層次挖金方案
    嵌入8位MCU PSoC產品的開發是一般技術人員都可走出的一條最容易的挖金坦途。8位MCU極容易上手，于是手上就握有一把軟件編程的劍；PsoC叉教會掌握另一把硬件可編程的劍。如果所選PSoC嵌入的是核，只需磨快硬件可編程的劍，學習難度一下子就減少了一半。前面已經講過，MCS-5l與PLD的結合，能輕松地突破64KB存儲界限，能輕松取得靈活的動態存儲管理，能獲得動態IAP等獨到的長處等等。故，從8位PSOC切入硬件可編程的門檻，對誰都是最簡單的進取之路。掌握之后，再換用32位PSoC，展現眼前的又將是新的一馬平川。要使用MCS-51核PSoC去更新老的MCS-5l產品，任何人都有條件輕松挖到第一桶金。祝君成功!