Altera公司今天發布FPGA和SoC FPGA的開放計算語言(OpenCL)標準開發計劃。OpenCL標準是基于C語言的開放標準，適用于并行編程。Altera的OpenCL計劃結合了FPGA的并行能力以及OpenCL標準，實現強大的系統加速功能。與使用Verilog或者VHDL等底層硬件描述語言(HDL)的傳統FPGA開發方法相比，這一混合系統(CPU + FPGA，使用OpenCL標準)還具有明顯的產品及時面市優勢。通過其OpenCL計劃，Altera與多名用戶合作，擴展了大學計劃，支持在學術界面向FPGA開發的OpenCL標準，根據用戶反饋，主動促進OpenCL標準的發展。用戶早期評估結果表明，與多核CPU解決方案相比，性能提高了35倍，與HDL開發的FPGA解決方案相比，開發時間縮短了50%。

　　由名為Khronos集團的業界聯盟開發，OpenCL標準是開放的免版稅標準，支持混合系統的跨平臺并行編程。作為標準并行語言，OpenCL標準支持編程人員使用熟悉的C語言開發跨平臺代碼，從CPU到GPU，現在擴展到FPGA。

　　通過采用OpenCL混合體系結構，系統規劃人員提高了設計中需要大量算法部分的性能，還能夠將產品盡快推向市場。目標應用從包括天氣和金融建模等在內的高性能計算到高級雷達系統、醫療成像以及視頻編碼和處理等——任何需要快速計算的系統，這些計算可以并行實現。

　　Altera軟件和IP工程副總裁Udi Landen評論說：“在C編程環境中，OpenCL標準支持設計人員利用并行體系結構加速其設計，提高效能。多年以來我們一直積極主動的參與OpenCL開發，現在與業界聯盟、用戶的系統規劃人員以及學術界合作，推動OpenCL標準中對FPGA的支持。”

　　OpenCL標準在“主”代碼和“內核”代碼之間提供自然劃分，主代碼是純軟件，采用標準C/C++進行編寫，可以在任何類型的微處理器上執行，而內核代碼采用OpenCL C語言編寫，運行在加速器上。通過對算法進行設計，系統規劃人員可以選擇哪些功能作為FPGA器件中的內核進行加速，以提高系統性能。多個內核可以并行工作，進一步加速處理。主機通過一組庫線程與加速器通信，進行了一些擴展，支持編程人員針對計算量最大的代碼部分設定并行處理和存儲器級。