在本文的第一部分中，我們探討了采樣進程及算法實施的量化效應?，F在我們提出實驗結果以印證第一部分的發現。

　　下圖 1 為系統實施結構圖。如前所述，在本文第一部分中，我們采用 16 位定點及 32 位定點 DSP 進行系統實施。

 

　　圖 1. 馬達控制系統的實施

　　然而，由于定點處理器上的浮點運算是通過運行時間支持庫 (rts2800_ml.lib) 實現的，本身效率不高，所以浮點版本的真實實施方式需要較長的采樣時間 (4 kHz) 以便計算所有浮點模塊。由于不同的采樣時間將影響系統性能，所以為了比較方便，實驗結果將僅側重于 16 位與 32 位之間的定點版本。在采樣時間不是問題的情況下，浮點與 32 位定點版本的響應是相同的(如第一部分所述)。

　　比例積分控制器的積分項總是采用 32 位字長甚至是 16 位定點版本，根據以往的經驗，采用 16 位積分累加的結果明顯地差的多。采用類似仿真的策略將 ±0.5 pu 的步長應用于系統速度參考。d 軸及 q 軸電流和估測速度作為速度命令的步長，這些也證實了仿真結果。在瞬態及穩態狀態下，仿真結果的響應相關性很強。不良振蕩瞬態及因采用 16 位實施造成的瞬態時間增加等情況下的量化效應是可以驗證的。

 

　　圖 2. 實施的估測速度及 q 軸電流

　　量化及采樣頻率

　　要在數字信號處理器的馬達控制算法中實現 PID 等控制器，該控制器必須是離散控制器。采樣頻率的選擇是關鍵的考慮因素，必須遵循能夠避免失真的尼奎斯特 (Nyquist) 規定。然而在控制系統中，采樣速率幾乎總是有必要比尼奎斯特規定建議的大的多。必須在系統 ( ) 最高頻率分量時確定采樣頻率。然后，所選的采樣頻率 ( ) 必須大于該頻率的兩倍，即。僅遵循尼奎斯特規定并不能確?？刂葡到y正常工作。因此，對于一階系統 (first order system) 而言，通常的做法是選擇頻率大于的四倍以上。對于二階以上的更高階系統而言，通常選擇采樣率為最高頻率分量的 10 倍。

　　這樣做的目的是為了將內部采樣偏移 (inter sample deviation) 控制在可以接受的最小范圍內。為說明這種情況，表 1 列出了采樣率變化時對控制器系數的影響。在此例中，我們將一個簡單的單極點傳輸函數進行了離散處理。(1) 為傳輸函數的關系式。

　　使用以下命令在 Matlab 中進行離散處理：

　　MATLAB>>SYSD= c2d(tf([100],[1 100]),Ts,’zoh’)

　　我們可以看到，若采樣間隔選擇恰當，則系數不會存在明顯的問題。但過采樣會引起顯著的分辨率問題。通過觀察該系數的幅度可以了解量化效應。首先是系數分辨率問題。隨著采樣率的提高，分子系數 (numerator coefficient) 逐漸變小。當采樣率為

　　表 1 離散的時間控制器系數

　　其二，分辨率有限可能導致實際控制器會發生“位移”或呈現出與設計模型不同的特性。這些差異可能導致嚴重的性能問題。對于 16 位處理器而言，要保持高效率就必須具備 16 位系數;多倍精度運算的周期過于密集，留給設計師的系數選擇范圍對分子而言僅有 4～5 位的分辨率。這些影響都是因為提高采樣率引起的。如果系統設計師要提高系統帶寬，那么也必須提高采樣率。在這種情況下，采用 32 位運算會使數值表示好得多。處理上述情況時，象TI TMS320F2812 數字信號控制器等具有本機 32 位小數表示能力的 32 位處理器可以避免產生上述問題。

　　數字 PWM 架構及其降頻引起的量化問題

　　嵌入式控制器的數字脈寬調制 (PWM) 架構采用數字計數器與比較寄存器來生成 PWM 輸出。高速時鐘為計數器提供時鐘，計數器的輸出計數值與比較寄存器的值作對比。當計數器值超過比較寄存器的值時，PWM 引腳被置為高電平。通過更改比較寄存器的值就可以調制輸出。圖 3(a) 為概念表示法。

　　這種方案也有其缺點。PWM 輸出的最小變化值等于計數器時鐘的時鐘周期，當 PWM 頻率升高時會產生量化問題。例如，當時鐘頻率為 50MHz、PWM 頻率為 25 kHz 時，PWM 分辨率小于 11 位，不適用于高精度應用。占空比變小時精度降低 2 到 3 位，這與用 300V DC 總線驅動 24V 及 36V 伺服馬達的情況相同。當控制功率因數校正級與馬達控制反向器相關聯時上述情況就顯得益發重要。本例中，PWM 頻率一般高于 200kHZ，主要是為了降低磁性器件的大小。本例中的 PWM 頻率即使達到 100MHz，其分辨率也僅為 8 到 9 位。這可能導致有限周期問題，要解決此問題，則必須更改 PWM 架構。

　　TI 被稱為高分辨率 PWM 的新型架構(首次應用于 TI TMS320F2801、F2806 及 F2808 數字信號控制器)采用全新的調制方法，分辨率為 150 微微秒。該器件轉化的相對應的 PWM 分辨率要高的多，幾乎消除了數字脈寬調制器的量化影響。

 

　　圖 3. 標準 PWM 方案圖，以及高分辨率 PWM 與傳統 PWM 的示波器圖比較

　　圖 3(b) 顯示了運行中的高分辨率 PWM 及標準 PWM 技術。參考軟件圖形的斜面，當禁用高分辨率功能時會產生階梯現象。當啟用高分辨率功能時，屏幕上顯示了黃色線跡。很容易看出高分辨率 PWM 降低了幾個數量級的 PWM 輸出量化。對于反向器等 PWM 驅動器件而言，由于 PWM 的時間分辨率簡單轉換為輸出電壓分辨率，高分辨率 PWM 產生的增強分辨率有助于降低因有限輸出分辨率而導致的有限周期現象的發生。

　　結論

　　仿真結果與實驗結果的比較顯示，16 位系統的性能浮動很大。另一方面，32 位定點系統的性能與浮點系統相同。因為計算的復雜性大為提高會降低系統性能，因此在定點器件上實現浮點算法是不現實的。然而，憑借硅芯片技術的進步以及更小巧的半導體尺寸，我們已于近期推出了超低成本的 32 位定點數字信號處理器，從而系統設計人員能夠采用 32 位器件提高馬達控制系統的性能。

　　此外，選用 32 位計算方法不僅使設計人員能夠從檢查量化細節問題等繁瑣的工作中解脫出來，而且還能使用更高的采樣率，從而顯著提高了對伺服設計人員來說至關重要的系統帶寬。為了對量化效應有一個清晰的理解，并使系統性能最優化，解決輸出量化問題也很重要。借助高分辨率 PWM 等技術的優勢，這一問題將很容易解決。