摘要：隨著半導體工藝的不斷發展，數字信號的速率也愈來愈高，Gbps以上的高速信號已經隨處可見。面對高速設計的新領域，硬件設計工程師們需要改變傳統的設計理念，他們需要以更加超前的思維去思考自己將要設計的信號的質量，或許在制定產品設計方案的時候就需要進行調研;需要在設計過程的每一個環節去思考信號質量問題，如方案設計環節，原理圖設計環節，PCB設計環節，測試驗證環節等等;需要考慮到系統中的每一個構成成分可能給信號質量帶來的影響，如過孔，電容，電感，阻抗，接插件等等;所有高速設計相關的問題也常被統稱為信號完整性(即SI，Signal Integrity)問題，SI是當前硬件設計工程師們的一個最熱門的話題之一。和SI相關的兩個最為重要的工作是信號完整性仿真和信號完整性測試。信號完整性仿真是指使用仿真軟件將芯片、信號傳輸鏈路的模型連接到一起，進行初步的信號質量的預測，信號完整性仿真中一個最為重要的模型是S參數模型，它常被用來模擬傳輸線、過孔、接插件等的模型，在仿真之初S參數常常是通過電磁場仿真軟件等仿真的方法獲得，然后再用相應的測試儀器如TDR、VNA以及力科新推出的新型專用于信號完整性領域的信號完整性網絡分析儀SPARQ等進行測試驗證。S參數模型貫穿于整個信號完整性分析過程，它是一切信號完整性問題的心臟。

　　關鍵詞： 信號完整性 仿真 S參數 建立時間 保持時間

　　一、信號完整性的基本概念

　　SI(Signal Integrity)是指傳輸系統在信號的傳輸過程中保持信號的時域和頻域特性的能力。

　　在理想情況下，信號在傳輸過程中不應該發生任何的變化，但是真正理想的傳輸通道是不存在的，實際情況是信號經過一個非理想的傳輸通道后會發生各種各樣的信號完整性問題。從信號質量角度考慮，主要有過沖、下沖、振鈴、反射等，信號質量問題會導致接收端芯片錯誤的判別接收到的信號的邏輯特性，如將0電平誤認為是1電平，從而出現數據傳輸錯誤，另外一方面是時序問題，主要表現為數據和時鐘之間的時序關系，如接收端的時鐘信號和數據信號不滿足建立時間和保持時間。

　　概括來說，信號完整性問題主要表現為兩個方面，一是信號質量問題;二是時序問題(主要是建立時間和保持時間)。

　　1、信號質量問題