altera 文章進入altera技術(shù)社區(qū)

13個基于PID控制器的設(shè)計實例

　　PID控制器(比例-積分-微分控制器)是一個在工業(yè)控制應(yīng)用中常見的反饋回路部件，由比例單元比例P(proportion)、積分單元I(integration)和微分單元D(differentiation)組成。PID控制器作為最早實用化的控制器已有近百年歷史，現(xiàn)在仍然是應(yīng)用最廣泛的工業(yè)控制器。PID控制器簡單易懂，使用中不需精確的系統(tǒng)模型等先決條件，因而成為應(yīng)用最為廣泛的控制器。　　PID控制的原理及常用口訣總結(jié) 　　基于AT89S51單片機的PID溫度控制系統(tǒng)設(shè)計　　本文對系統(tǒng)進行硬件和軟
關(guān)鍵字：嵌入式 Altera

Altera通過與Mentor合作，推出業(yè)界領(lǐng)先的SoC FPGA

　　Altera公司宣布，與Mentor Graphics合作為嵌入式軟件開發(fā)人員提供同類最佳的Vista®虛擬平臺，它支持Altera全系列SoC FPGA，包括具有64位四核ARM® Cortex-A53處理器的第三代14 nm Stratix® 10 SoC。這些先進的SoC虛擬平臺加速了整個產(chǎn)品生命周期中嵌入式軟件的開發(fā)，顯著縮短了產(chǎn)品面市時間，同時降低了成本。　　Mentor Graphics Vista SoC虛擬平臺是經(jīng)過預(yù)先開發(fā)的全功能ARM處理器子系統(tǒng)仿真模型
關(guān)鍵字： Altera Mentor

零基礎(chǔ)學FPGA（十二）對于初學者一篇很不錯的文章

　　長期以來很多新入群的菜鳥們總是在重復的問一些非常簡單但是又讓新手困惑不解的問題。作為管理員經(jīng)常要給這些菜鳥們普及基礎(chǔ)知識，但是非常不幸的是很多菜鳥懷著一種浮躁的心態(tài)來學習 FPGA，總是急于求成。　　再加上國內(nèi)大量有關(guān)FPGA的垃圾教材的誤導，所以很多菜鳥始終無法入門。為什么大量的人會覺得FPGA難學?作為著名FPGA 提供商Altera授權(quán)的金牌培訓師，本管理員決心開貼來詳細講一下菜鳥覺得FPGA難學的幾大原因。　　1、不熟悉 FPGA的內(nèi)部結(jié)構(gòu)，不了解可編程邏輯器件的基本原理。　　F
關(guān)鍵字： Altera FPGA SRAM

20個Nios Ⅱ的經(jīng)典設(shè)計，提供軟硬件架構(gòu)、流程、算法

　　Nios Ⅱ嵌入式處理器是ALTERA公司推出的采用哈佛結(jié)構(gòu)、具有32位指令集的第二代片上可編程的軟核處理器, 其最大優(yōu)勢和特點是模塊化的硬件結(jié)構(gòu), 以及由此帶來的靈活性和可裁減性。本文基于Nios Ⅱ介紹20款經(jīng)典設(shè)計方案，供大家參考。　　基于NiosⅡ的U盤安全控制器設(shè)計　　本文針對U盤的安全隱患，分析目前較為常見的解決方法，利用SoPC技術(shù)，設(shè)計實現(xiàn)了一款基于NiosⅡ處理器的U盤安全控制器。該控制器位于PC機和U盤之間，通過對U盤進行扇區(qū)級的加解密操作，將普通U盤升級為安全U盤，保證U
關(guān)鍵字： ALTERA FPGA SoPC

奧迪在量產(chǎn)車中選用Altera SoC FPGA，實現(xiàn)“導航駕駛”功能

　　Altera公司今天宣布，奧迪的高級輔助駕駛系統(tǒng)(ADAS)選用其SoC現(xiàn)場可編程門陣列(FPGA)，實現(xiàn)量產(chǎn)。奧迪是自動駕駛汽車技術(shù)的領(lǐng)先者，奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開發(fā)合作伙伴，他們選擇了Altera® Cyclone® V SoC FPGA幫助提高其系統(tǒng)性能，突出奧迪在導航駕駛和駐車方面的優(yōu)勢，而這些是專用標準產(chǎn)品(ASSP)解決方案無法實現(xiàn)的。　　Altera的Cyclone V SoC FPGA結(jié)合了可編程邏輯和雙核ARM C
關(guān)鍵字： Altera SoC FPGA

Altera演示FPGA中業(yè)界性能最好的DDR4存儲器數(shù)據(jù)速率

　　Altera公司今天宣布，在硅片中演示了DDR4存儲器接口，其工作速率是業(yè)界最高的2，666 Mbps。Altera的Arria® 10 FPGA和SoC是目前業(yè)界唯一能夠支持這一速率DDR4存儲器的FPGA，存儲器性能比前一代FPGA提高了43%，比競爭20 nm FPGA高出10%。硬件設(shè)計人員現(xiàn)在可以使用最新的Quartus® II軟件v14.1，在Arria 10 FPGA和SoC設(shè)計中實現(xiàn)2，666 Mbps DDR4存儲器數(shù)據(jù)速率。視頻演示表明，魯棒的存儲器接口能夠工作在2
關(guān)鍵字： Altera FPGA DDR4

Altera Quartus II軟件v14.1支持業(yè)界第一款具有硬核浮點DSP模塊的FPGA實現(xiàn)TFLOP性能

　　Altera公司今天發(fā)布其Quartus II軟件v14.1，擴展支持Arria 10 FPGA和SoC——FPGA業(yè)界唯一具有硬核浮點DSP模塊的器件，也是業(yè)界唯一集成了ARM處理器的20 nm SoC FPGA。Altera最新的軟件版本可立即支持集成在Arria 10 FPGA和SoC中的硬核浮點DSP模塊。用戶現(xiàn)在可以選擇三種獨特的DSP設(shè)計輸入流程，DSP性能達到業(yè)界領(lǐng)先的1.5 TFLOPS。軟件還包括多項優(yōu)化，加速Arria 10 FPGA和SoC設(shè)計時間，提高了
關(guān)鍵字： Altera Quartus II FPGA

數(shù)字電源為FPGA帶來高效率

　　電源的發(fā)展方向可以歸結(jié)為三方面：一是小型化;第二是高效、高可靠性;第三是智能化或者數(shù)字化。其中數(shù)字化尤為重要。因為隨著數(shù)字負載變化，無論是手機、通信設(shè)備、工業(yè)設(shè)備、汽車等的處理器的性能大大增強了，另外其電壓數(shù)值也大大降低了。例如，以前一個FPGA的內(nèi)核電壓供電是2V或者1V，現(xiàn)在很多FPGA的核心電壓只有0.9V或0.8V。如何確保你的電源穩(wěn)壓器能夠輸出如此低的電壓值，同時又能夠達到0.5%或者1%的電壓穩(wěn)壓精度?挑戰(zhàn)在于電壓精度越來越難實現(xiàn)，例如1V電壓，若達到0.5%精度，需要穩(wěn)壓的電壓值只有5m
關(guān)鍵字： Altera 數(shù)字電源 FPGA

基于FPGA的LED點陣顯示字符設(shè)計

　　隨著社會的發(fā)展和信息時代對各類信息快速發(fā)布的需要，許多政府部門和企事業(yè)單位從提高自身形象和信息規(guī)范化管理考慮，廣泛采用LED 電子顯示屏顯示產(chǎn)品，此類多媒體顯示系統(tǒng)通過一定的控制方式，用于顯示文字、圖形、圖像、動畫、股市行情等各種信息以及電視、錄像、DVD 等信號，是交通指揮引導、部隊作戰(zhàn)、電力部門、公共場所進行企業(yè)形象宣傳、信息發(fā)布和精神文明建設(shè)的有效工具和良好窗口。　　采用現(xiàn)場可編程邏輯器件( FPGA) 作為控制器，選擇合適的器件，利用器件豐富的I/O 口、內(nèi)部邏輯和連線資源，
關(guān)鍵字： FPGA LED ALTERA

進軍數(shù)據(jù)中心應(yīng)用 FPGA業(yè)者走合作策略

　　因應(yīng)網(wǎng)路速度的提升與資料呈現(xiàn)暴炸性的成長，資料中心無疑是IT領(lǐng)域下一波決戰(zhàn)的主戰(zhàn)場，這從網(wǎng)路服務(wù)業(yè)者，如Google、臉書與亞馬遜近期的動作來看，就能窺見端倪。　　 ? 　　Xilinx亞太區(qū)銷售及市場副總裁楊飛　　就晶片供應(yīng)商而言，過去一直以來，大多都是CPU與GPU業(yè)者扮演主導角色，如今FPGA(可編程邏輯閘陣列)業(yè)者們，也對該應(yīng)用領(lǐng)域有相當積極的動作。Xilinx亞太區(qū)銷售及市場副總裁楊飛便表示，伺服器業(yè)者們都在思考如何降低功耗的問題，再加上伺服器或是資料中心本身也都會
關(guān)鍵字： Altera FPGA GPU

Altera CEO John Daane榮獲半導體產(chǎn)業(yè)協(xié)會的2014年度Robert N. Noyce獎

　　Altera公司今天宣布，總裁、CEO兼董事會主席John P. Daane今年獲得了半導體產(chǎn)業(yè)協(xié)會(SIA)著名的Robert N. Noyce獎。2014年11月14號圣何塞Fairmont酒店舉行的年度SIA晚宴上，在半導體產(chǎn)業(yè)優(yōu)秀領(lǐng)導人和400多名SIA成員面前，IBM研究院資深副總裁兼主任和2014年度SIA主席John Kelly授予了Daane這一獎項。這一獎項是由SIA董事會和成員選出的，表彰Daane對美國以及全世界半導體產(chǎn)業(yè)多年以來的貢獻。　　SIA總裁兼CEO Brian T
關(guān)鍵字： Altera LSI SIA

Plunify的InTime設(shè)計優(yōu)化軟件可支持Altera 的FPGA和SoC

　　開創(chuàng)性FPGA軟件供應(yīng)商Plunify® Pte. Ltd.今日發(fā)布其支持Altera 的FPGA和SoC的InTimeTM設(shè)計優(yōu)化軟件。　　Plunify的InTime軟件借助于運算資源和機器學習技術(shù)，快速地生成解決設(shè)計問題的優(yōu)化策略。　　Altera軟件和IP市場總監(jiān)Alex Grbic說，“我們很高興Plunify能成為我們的合作伙伴。與Plunify這樣的公司合作使我們可以向客戶提供更多相互支持的解決方案。” 　　Plunify的InTime軟件能為A
關(guān)鍵字： FPGA Altera SoC

Altera和IBM發(fā)布具有一致性共享存儲器的FPGA加速POWER系統(tǒng)

　　Altera公司和IBM今天發(fā)布了業(yè)界第一款基于FPGA的加速平臺，通過IBM的一致性加速器處理器接口(CAPI)，實現(xiàn)FPGA與POWER8 CPU順暢的連接。這一可重新配置的硬件加速器在FPGA和處理器之間有共享虛擬存儲器，顯著提高了高性能計算(HPC)和數(shù)據(jù)中心應(yīng)用的系統(tǒng)性能、效率和靈活性。在超級計算2014年度大會上，Altera和IBM展示的幾種POWER8系統(tǒng)能夠使用FPGA實現(xiàn)連續(xù)加速。　　通過與OpenPOWER基金會一起工作，Altera和IBM開發(fā)了非常靈活的異構(gòu)計算解決方案，
關(guān)鍵字： Altera IBM FPGA

Altera與MathWorks為Altera SoC提供基于模型設(shè)計的統(tǒng)一工作流程

　　Altera公司今天宣布，使用MathWorks的業(yè)界標準工作流程，為其基于ARM的SoC提供新支持。MathWorks 2014b版包括了適用于Altera SoC的自動、高度集成、基于模型設(shè)計的設(shè)計工作流程。設(shè)計人員使用這一流程可以在高級編程環(huán)境中加速Altera SoC中的算法設(shè)計，節(jié)省了數(shù)星期的開發(fā)時間。　　MathWorks信號處理應(yīng)用資深策略師Ken Karnofsky說：“今天的發(fā)布極大的拓展了我們與Altera的合作，使我們的客戶能夠迅速方便的采用Altera SoC帶
關(guān)鍵字： Altera MathWorks SoC

FPGA研發(fā)之道(7)架構(gòu)設(shè)計漫談(二)穩(wěn)定壓倒一切

　　敏捷開發(fā)宣言中，有一條定律是“可以工作的軟件勝過面面俱到的文檔”。如何定義可可以工作的，這就是需求確定后架構(gòu)設(shè)計的首要問題。而大部分看這句話的同志更喜歡后半句，用于作為不寫文檔的借口。　　FPGA的架構(gòu)設(shè)計最首先可以確定就是外接接口，就像以前說的，穩(wěn)定可靠的接口是成功的一半。接口的選擇需要考慮幾個問題。　　1，有無外部成熟IP。一般來說，ALTERA和XILINX都提供大量的接口IP，采用這些IP能夠提升研發(fā)進度，但不同IP在不同F(xiàn)PGA上需要不同license，這個
關(guān)鍵字： FPGA ALTERA XILINX

共576條 10/39 |‹ « 8 9 10 11 12 13 14 15 16 17 » ›|

altera介紹

Altera 的可編程解決方案幫助系統(tǒng)和半導體公司快速高效的實現(xiàn)創(chuàng)新，突出產(chǎn)品優(yōu)勢，贏得市場競爭。自二十年前發(fā)明世界上第一個可編程邏輯器件開始，Altera 公司 (NASDAQ：ALTR) 秉承了創(chuàng)新的傳統(tǒng)，是世界上"可編程芯片系統(tǒng)" (SOPC) 解決方案倡導者。Altera 公司總部位于美國加州的圣何塞，并在全球的14個國家中擁有近2000名員工，其2005年度的年收入高達11.23億美 [ 查看詳細 ]