- 限制電動汽車 （EV） 續航里程的因素之一涉及汽車的重量，由于主要由于電池，汽車的重量通常比內燃機汽車重 20% 到 30%。但是，其他元素也會影響 EV 的總重量，例如布線。一輛電動汽車中需要多達 70 個不同的傳感器電線，加起來就有好幾公斤。藍牙可以通過無線傳感器替換這些電線，從而為車輛減輕數公斤的重量。當然，這有助于提高續航里程。一個例子是胎壓監測系統 （TPMS）。本質上，TPMS 有兩種類型：直接 TPMS （dTPMS） 和間接 TPMS （iTPMS）。在 dTPMS 中，輪胎壓力
- 關鍵字：
汽車應用 低功耗藍牙 SoC設計 瑞薩 DA14533
- 隨著 SoC 設計日益復雜，形式等效性檢查面臨更大挑戰。為此，Cadence 推出了 Conformal AI Studio——一套全新的邏輯等效性檢查（LEC）、自動化ECO（Conformal ECO）和低功耗靜態簽核解決方案。Conformal AI Studio 結合人工智能和機器學習（AI/ML）技術，可直接滿足現代 SoC 團隊日益增長的生產力需求。其核心引擎經加速優化，包括分布式低功耗引擎（支持對擁有數十億實例的設計進行全芯片功耗簽核）、全新算法創新以及面向 LEC 和 ECO 解決方案的簡
- 關鍵字：
Conformal AI Studio SoC設計 Cadence
- 摘要：●? ?新思科技接口IP適用于USB、PCI Express、112G以太網、UCIe、LPDDR、DDR、MIPI等廣泛使用的協議中，并在三星工藝中實現高性能和低延遲●? ?新思科技基礎IP，包括邏輯庫、嵌入式存儲器、TCAM和GPIO，可以在各先進節點上提供行業領先的功耗、性能和面積（PPA）●? ?新思科技車規級IP集成到三星的工藝中，有助于確保ADAS、動力總成和雷達SoC的長期運行并提高可靠性●? ?三星工藝中
- 關鍵字：
新思科技 三星 IP SoC設計
- FinFET預計可減少多達90%的靜態泄漏電流，并且僅使用等效平面晶體管50%的動態功率。與平面等效晶體管相比，FinFET晶體管在同等功耗下運行速度更快，或
- 關鍵字：
動態功率估算 SOC設計 EDA驗證工具 半導體
- 廠商們將更廣泛地研究新方法，這些新方法通過在設計和測試之間的有效平衡，提供了一個更有效地從事SoC設計、生產和測試的方案，并能夠同時做到減少其生產時間和測試費用。
- 關鍵字：
SOC設計 測試成本 高密度生產技術
- 隨著SoC設計日趨復雜，驗證成為SoC設計過程中最關鍵的環節。本文介紹了Synopsys的RVM驗證方法學，采用Vera硬件驗證工具以及OpenVera驗證語言建立目標模型環境，自動生成激勵，完成自核對測試、覆蓋率分析等工作。通過建立層次化的可重用性驗證平臺，大大提高了驗證工程師的工作效率。文中以一個SIMC功能模塊的驗證為例，詳細介紹了RVM驗證方法學在SoC芯片驗證中的應用。
- 關鍵字：
OpenVera驗證語言 RVM驗證方法學 SOC設計
- 摘要：給出了一個可用于SoC設計的SPI接口IP核的RTL設計與功能仿真。采用AMBA 2.0總線標準來實現SPI接口在外部設備和內部系統之間進行通信，在數據傳輸部分，摒棄傳統的需要一個專門的移位傳輸寄存器實現串/并轉換的
- 關鍵字：
SPI協議 AMBA總線 SOC設計 數據傳輸
- 隨著晶片設計愈趨困難，過去半導體產業興起了一個次產業為“設計服務”，其主要任務是要協助晶片業者減少設計時間與成本，以便在適當的時間點推出產品來因應市場需求，這類業者當以臺灣的智原與創意電子等公司為代表，不過這類業務并非只是臺灣業者的專長，來自于美國的Synapse Design，成立于2003年，同樣也是扮演設計服務的角色，所服務的客戶與應用種類相當廣泛且多元。
左為Synapse Design營運長暨共同創辦人Devesh Gautam，右為Synapse Desi
- 關鍵字：
SOC設計 晶片設計
- 隨著新一代4G智能手機與連網裝置邁向多核心設計，系統單芯片(System-on-Chip;SoC)憑藉著晶圓廠新一代制程的加持，提供更寬廣的設計空間，讓設計工程團隊可在芯片中，根據不同的產品需求，將不同的數位/類比電路等多樣模組的硅智財(SiliconIntellectualProperty;IP)整合于單一個芯片上，使其具備更復雜與更完整系統功能。
SoC已經一躍成為芯片設計業界的主流趨勢，而產品價值與競爭力則完全取決于復雜度、設計的可再用性，以及制程的良率。
今天IC設計工程團
- 關鍵字：
SoC設計 EDA
- 1概述隨著集成電路工藝技術的發展和EDA設計水平的迅速提高，基于知識產權IP(IntellectualProperty)核進行系...
- 關鍵字：
8051內核 SoC設計
- 在設計上能減少結構探索時間的C語言平臺，在結構上如何以新思考突破？如何形成一個具有特色的C語言平臺，是的SoC ...
- 關鍵字：
C語言 SoC設計
- 當今的系統設計人員受益于芯片系統（SoC）設計人員在芯片級功耗管理上的巨大投入。但是對于實際能耗非常小的系 ...
- 關鍵字：
壓箱絕技 SoC設計 功耗管理
- 在加速復雜IC開發更容易的當下，益華電腦(Cadence Design Systems, Inc.)發表 Tempus 時序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態時序分析與收斂工具，精心設計讓系統晶片(System-on-Chip，SoC)開發人員能夠加速時序收斂，讓晶片設計更快速地投入制造流程。Tempus 時序Signoff解決方案意謂全新的時序signoff工具作法，讓客戶能夠縮短時序signoff收斂與分析，實現更快速的試產，同時創造良率更高
- 關鍵字：
Cadence SoC設計
soc設計介紹
您好，目前還沒有人創建詞條soc設計!
歡迎您創建該詞條，闡述對soc設計的理解，并與今后在此搜索soc設計的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
