自鎧俠官網獲悉，鎧俠（Kioxia）宣布其多項創新研究成果，將于今年12月7日至11日在美國舊金山舉行的IEEE國際電子器件大會（IEDM）上發表。聲明中稱，鎧俠旨在不斷創新以滿足未來計算和存儲系統的需求。此次發布包括以下三大創新技術：氧化物半導體通道晶體管DRAM（OCTRAM）：該技術由鎧俠聯合南亞科技共同開發，通過改進制造工藝，開發出一種垂直晶體管，提高了電路集成度。OCTRAM技術有望大幅降低DRAM的功耗，使其在人工智能、5G通信等領域具有廣闊的應用前景。高容量交叉點MRAM（磁阻隨機存取存儲器
關鍵字：
鎧俠 存儲技術 DRAM MRAM 3D堆疊
自力積電官網獲悉，力積電Logic-DRAM多層晶圓堆疊技術獲AMD等美、日大廠采用，將結合一線晶圓代工廠的先進邏輯制程，開發高帶寬、高容量、低功耗的3D AI芯片，發揮3D晶圓堆疊的優勢，為大型語言模型人工智能（LLM_AI）應用及AI PC提供低成本、高效能的解決方案。同時針對GPU與HBM（高帶寬內存）的高速傳輸需求，力積電推出的高密度電容IPD的2.5D Interposer（中間層），也通過國際大廠認證，將在該公司銅鑼新廠導入量產。
關鍵字：
力積電 AMD 3D堆疊
系統級封裝（System in Package，SiP）設計理念是實現電源小型化的有效方法之一。然而，SiP空間有限，功率開關MOSFET的集成封裝方案對電源性能影響大。本文討論同步開關電源拓撲中的半橋MOSFET的不同布局方法，包括基板表面平鋪、腔體設計、3D堆疊等；以及不同的電源互連方式，包括鍵合、銅片夾扣等。從封裝尺寸、載流能力、熱阻、工藝復雜度、組裝維修等方面，對比了不同方案的優缺點，為電源SiP的設計提供參考。
關鍵字：
系統級封裝 腔體 3D堆疊 鍵合 銅片夾扣 202112 MOSFET
英特爾推出代號「Lakefield」的Intel Core處理器，并搭載Intel Hybrid Technology。Lakefield處理器運用英特爾的Foveros 3D封裝技術，及混合型CPU架構來實現可擴充性的功率和效能，在生產力與內容創作上，為一提供Intel Core效能和完整Windows兼容性的產品里，尺寸最小并可打造超輕巧和創新的外形設計。英特爾公司副總裁暨筆電用戶平臺總經理Chris Walker表示，搭載英特爾Hybrid Technology的Intel Core處理器是英特爾實
關鍵字：
3D堆疊 英特爾 Lakefield
半個世紀前，英特爾創始人之一戈登·摩爾提出“摩爾定律”(Moore's
Law)，從這以后，芯片廠商們多遵從這一定律生產芯片。而近年來，“摩爾定律”被其他廠商唱衰，本該是芯片“鼻祖”的英特爾也在技術上漸漸落后于競爭對手。在此次的架構日，英特爾展示了他們的眾多下一代技術和已經做出的創新，其中就包括業界首個3D堆疊邏輯芯片。 據媒體報道，12月11日，英特爾召開架構溝通會。會上，英特爾向參會者介紹了其基于10nm的PC、數據中心和網絡系統，并分享了其在處理器、架構、存儲、互連、安全和軟件等六
關鍵字：
摩爾定律 英特爾，3D堆疊
3d堆疊介紹
您好，目前還沒有人創建詞條3d堆疊!
歡迎您創建該詞條，闡述對3d堆疊的理解，并與今后在此搜索3d堆疊的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473