a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 通態漏源電阻

通態漏源電阻 文章 進入通態漏源電阻技術社區

了解 MOSFET 通態漏源電阻

  • 分立 MOSFET 數據表中重要的規格之一是漏源通態電阻,縮寫為 R DS (on)。這個 R DS (on)想法看起來非常簡單:當 FET 處于截止狀態時,源極和漏極之間的電阻非常高,以至于我們假設電流為零。當 FET 的柵源電壓 (V GS ) 超過閾值電壓 (V TH ) 時,它處于“導通狀態”,漏極和源極通過電阻等于 R DS(on) 的溝道連接。然而,如果您熟悉 MOSFET 的實際電氣行為,您應該很容易認識到該模型與事實不符。首先,FET 并不真正具有“導通狀態”。當未處于截止狀態時(我們在此
  • 關鍵字: MOSFET  通態漏源電阻  
共1條 1/1 1

通態漏源電阻介紹

您好,目前還沒有人創建詞條通態漏源電阻!
歡迎您創建該詞條,闡述對通態漏源電阻的理解,并與今后在此搜索通態漏源電阻的朋友們分享。    創建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473