- 針對復雜算法中矩陣運算量大,計算復雜,耗時多,制約算法在線計算性能的問題,從硬件實現角度,研究基于FPGA/Nios-Ⅱ的矩陣運算硬件加速器設計,實現矩陣并行計算。首先根據矩陣運算的算法分析,設計了矩陣并行計算的硬件實現結構,并在Modelsim中進行功能模塊的仿真,然后將功能模塊集成一個自定制組件,并通過Avalon總線與NiosⅡ主處理器通信,作為硬件加速器。最后在FPGA芯片中構建SoPC系統,并在Altera DE3開發板中進行矩陣實時計算測試。測試結果驗證了基于FPGA/Nios-Ⅱ矩陣運算硬件
- 關鍵字：
硬件加速器 矩陣運算 FPGA
矩陣運算介紹
您好，目前還沒有人創建詞條矩陣運算!
歡迎您創建該詞條，闡述對矩陣運算的理解，并與今后在此搜索矩陣運算的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
