- 在VHDL語言電路優化設計當中，優化問題主要包括面積優化和速度優化。面積優化是指CPLD／FPGA的資源利用率優化，即用盡可能少的片內資源實現更多電路功能；速度優化是指設計系統滿足一定的速度要求。
- 關鍵字：
電路優化設計 VHDL FPGA
- VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)是IEEE工業標準硬件描述語言...
- 關鍵字：
CPLD FPGA VHDL 電路優化設計
電路優化設計介紹
您好，目前還沒有人創建詞條電路優化設計!
歡迎您創建該詞條，闡述對電路優化設計的理解，并與今后在此搜索電路優化設計的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
