亮點: ●? ?可擴展性能:在FlexNoC 和 Ncore 互連 IP 產品中，網狀拓撲功能支持以瓦格化（tiling）方式擴展片上網絡，使帶有人工智能的系統級芯片能夠在不改變基本設計的情況下輕松擴展 10 倍以上，從而滿足人工智能對更快速、更強大計算能力的巨大需求。●? ?降低功耗:片上網絡瓦格（tile）可動態關閉，平均可降低 20% 的功耗，這對于實現更節能、更可持續、運營成本更低的人工智能應用至關重要?！? ?設計重用:經過預先測試的片
關鍵字：
Arteris 片上網絡 瓦格化 半導體設計
為了得到比傳統片上網絡的網絡資源接口(NI)更高的數據傳輸效率和更加穩定的數據傳輸效果，提出了一種新的高效網絡接口的設計方法，并采用Verilog HDL語言對相關模塊進行編程，實現了高效傳輸功能，同時又滿足核內路由的設計要求。最終通過仿真軟件Xilinx ISE Design Suite 12．3和ModelSim SE 6．2b得到了滿足設計要求的仿真結果。
關鍵字：
片上網絡 網絡資源接口 核內路由 Verilog HDL
IC制造技術的發展推動著芯片向更高集成度方向前進，從而能夠將整個系統設計到單個芯片中構成片上系統SoC(System on Chip)。SoC采用全局同步型共享總線通信結構。這類系統由于掛在總線上的設備在通信時對總線的獨占性
關鍵字：
FPGA ARM9 片上網絡 系統
在FPGA 上設計一個高性能、靈活的、面積小的通信體系結構是一項巨大的挑戰。大多數基于FPGA 的片上網絡都是運行在一個單一時鐘下。隨著FPGA 技術的發展，Xilinx 公司推出了Virtex-4 平臺。該平臺支持同一時間內32 個
關鍵字：
FPGA 多時鐘 片上網絡
本文介紹了一個基于FPGA 的高效率多時鐘的虛擬直通路由器，通過優化中央仲裁器和交叉點矩陣，以爭取較小面積和更高的性能。同時，擴展路由器運作在獨立頻率的多時鐘NoC 架構中，并在一個3×3Mesh 的架構下實驗，分析其性能特點，比較得出多時鐘片上網絡具有更高的性能。
關鍵字：
FPGA 多時鐘 片上網絡
摘要：半導體制造工藝的快速發展使得片上可以集成更大規模的硬件資源，片上網絡的研究試圖解決芯片中全局通信問題，使得從基于計算的設計轉變為基于通信的設計，并實現可擴展的通信架構。本文回顧和總結了現有NoC研究工作，指出NoC是當前片上通信發展的主流趨勢，并分析了當前NoC關鍵技術瓶頸，最后預測了多核的技術和產業發展趨勢。
關鍵詞：片上網絡（NoC）；存儲結構；并行軟件；功耗管理
引言
隨著半導體工藝技術步入納米階段，在單一芯片中集成上億晶體管已經成為現實，據ITRS（International Te
關鍵字：
片上網絡 NoC 200902 200901
1．引言
集成電路技術在過去的幾十年中得到了飛速的發展，在單一芯片上可集成的晶體管數目遵循著摩爾定律不斷增加，片上通信機制也經歷了從點對點到總線結構的轉變。但是在實際的操作中，總線結構也暴露出了相當多的技術問題，比如，可擴展性差、定時困難、可重用性不佳等，并且也不具備并行通信能力。隨著片上器件數目的進一步增加，為了使各部件之間更好的通信，總線結構已經不能勝任，芯片設計者需要尋求一種新的結構來解決片上器件互連的問題。于是，人們紛紛將目光聚焦于運用網絡技術來解決芯片中器件互連的問題上，從而使片上網絡
關鍵字：
集成電路 片上網絡 路由器 網絡接口
片上網絡介紹
片上網絡Network-on-chip（NoC）是片上系統System-on-chip（SoC）的一種新的設計方法?；贜oC的系統能很好地適應在現在復雜SoC設計中常使用的多異步時鐘。NoC方法帶來了一種全新的片上通信方法，顯著改善了傳統總線式系統的性能。
(1)網絡結構：在NOC中，普遍使用也是最適合的網絡結構是包交換的直接網絡。每個節點通過雙向通道連接到相鄰的節點。NOC的網絡連接 [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473