隨著網絡從使用基于頻分雙工（FDD）的通信鏈路發(fā)展到使用時分雙工（TDD），不僅出現(xiàn)了頻率方面的需求，同時還產生了對精確相位和時間同步的需求。運營商在TDD網絡中部署的設備依賴于GNSS、同步以太網（SyncE）和IEEE-1588精確時間協(xié)議（PTP）的組合，以在整個網絡中提供準確的頻率、相位和時間。 第三代合作伙伴計劃（3GPP）第15版中引入了全新的5G RAN架構，此架構將基帶單元（BBU）和遠程無線電頭端（RRH）拆分為集中式單元（CU）、分布式單元（DU）和無線電單元（RU）。這種
關鍵字：
5G網絡 時序設計
本文介紹了一種適用于高宏數、難時序設計的快速平面布局方法。微捷碼 Talus 可基于邏輯組產生所有宏和標準單元的快速布局。我們可通過利用這種布局信息來突出并劃分適合的“宏組”，對于高宏數設計來說，這種方法要較一般的分組方法更快速更合理。對于時序關鍵設計，我們可使用積極的“宏布局”方法來顯示關鍵邏輯組，然后再通過增量（incremental）的“宏布局”來調整布局形狀（無宏或其它邏輯組阻塞的前提下將關鍵邏輯聚集在一起）；這種方法可為我們常規(guī)設計帶好更好時序（包括 WNS/TNS）和更好布線結果（總線長）。
關鍵字：
時序設計 快速平面布局 微捷碼
MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領域中得到廣泛的應用。MIPS32TM指令集開放，指令格式規(guī)整，易于流水線設計，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設計更簡單、設計周期更短等優(yōu)點，并可以應用更多先進的技術，開發(fā)更快的下一代處理器。
關鍵字：
流水線CPU 時序設計 FPGA
由于工程師們都在竭盡所能地獲得其電源的最高效率，時序優(yōu)化正變得越來越重要。在開關期間，存在兩個過渡階...
關鍵字：
同步降壓 FET 時序設計
FPGA設計一個很重要的設計是時序設計，而時序設計的實質就是滿足每一個觸發(fā)器的建立(Setup)/保持(Hold)時間的要求。建立時間(Setup Time)：是指在觸發(fā)器的時鐘信號上升沿到來以前，數據穩(wěn)定不變的時間，如果建立時間
關鍵字：
FPGA 基礎 時序設計
我們一起學習適用于高宏數、難時序設計的快速平面布局方法。微捷碼Talus可基于邏輯組產生所有宏和標準單元的快速布局。我們可通過利用這種布局信息來突出并劃分適合的“宏組”，對于高宏數設計來說，這種方
關鍵字：
邏輯 布局 方法 時序設計
時序設計介紹
您好，目前還沒有人創(chuàng)建詞條時序設計!
歡迎您創(chuàng)建該詞條，闡述對時序設計的理解，并與今后在此搜索時序設計的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473