- 介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法。詳細敘述了其工作原理和設計思想，并用可編程邏輯器件FPGA予以實現。
- 關鍵字：
VHDL 數字鎖相環 FPGA
- 針對目前廣泛對高精度頻率源的需求，利用FPGA設計一種恒溫晶振頻率校準系統。系統以GPS接收機提供的秒脈沖信號為基準源，通過結合高精度恒溫晶振短期穩定度高與GPS長期穩定特性好、跟蹤保持特性強的優點，設計數字鎖相環調控恒溫晶振的頻率。詳細闡述系統的設計原理及方法，測試結果表明，恒溫晶振的頻率可快速被校準到10 MHz，頻率偏差小于0．01Hz，具有良好的長期穩定性，適合在多領域中作為時間頻率的標準。
- 關鍵字：
頻率校準 恒溫晶振 數字鎖相環 FPGA
- 摘要: 本文簡要介紹了在FPGA中實現全數字鎖相環(DPLL)的原理與方法，以解決在同步串行數據通信時的同步時鐘不穩定時的快速恢復問題； 并重點介紹了采用可控模數分頻器實現的數字鎖相環中寬頻帶捕獲的方法與實現過程。關鍵詞: DPLL；FPGA；數字環路濾波器；時鐘恢復；寬頻帶
引言數字鎖相環(DPLL)技術在數字通信、無線電電子學等眾多領域得到了極為廣泛的應用。與傳統的模擬電路實現的PLL相比，DPLL具有精度高、不受溫度和電壓影響、環路帶寬和中心頻率編程可調、易于構建高階鎖相環等優
- 關鍵字：
DPLL 單片機 寬頻帶 嵌入式系統 數字鎖相環
- 摘 要：本文提出了一種利用邊沿觸發鑒相縮短鎖相環捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現方法。通過對所設計的鎖相環進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環的捕獲性能。關鍵詞：數字鎖相環(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環的一個重要參數，指的是鎖相環從起始狀態到達鎖定狀態所需時間。在一些系統中，如跳頻通信系統，由于系統工作頻率不斷地發生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環能夠對信號相位快速捕獲。因此
- 關鍵字：
FPGA VHDL 捕獲時間 數字鎖相環(DPLL)
- 摘 要：本文介紹了一種基于嵌入式微控制器MSP430構建的嵌入式同步時鐘系統的設計與實現方案，在實現了網絡時鐘同步的基礎上又提供了方便易用的網絡管理接口。關鍵詞：同步時鐘；MSP430單片機；數字鎖相環；CPLD同步時鐘系統是同步設備中實現同步通信的核心，因此，要實現數字同步網的設備同步就要求同步時鐘系統一方面要能提供精確的定時同步，另一方面還要能方便實現網絡管理中心對同步時鐘的管理。本文詳細介紹了利用嵌入式微控制器MSP430單片機和數字鎖相環(DPLL)來實現嵌入式
- 關鍵字：
CPLD MSP430單片機 數字鎖相環 同步時鐘
- 摘 要：本文介紹了一種基于嵌入式微控制器MSP430構建的嵌入式同步時鐘系統的設計與實現方案，在實現了網絡時鐘同步的基礎上又提供了方便易用的網絡管理接口。關鍵詞：同步時鐘；MSP430單片機；數字鎖相環；CPLD同步時鐘系統是同步設備中實現同步通信的核心，因此，要實現數字同步網的設備同步就要求同步時鐘系統一方面要能提供精確的定時同步，另一方面還要能方便實現網絡管理中心對同步時鐘的管理。本文詳細介紹了利用嵌入式微控制器MSP430單片機和數字鎖相環(DPLL)來實現嵌入式
- 關鍵字：
CPLD MSP430單片機 數字鎖相環 同步時鐘
數字鎖相環介紹
隨著數字電路技術的發展，數字鎖相環在調制解調、頻率合成、FM 立體聲解碼、彩色副載波同步、圖象處理等各個方面得到了廣泛的應用。數字鎖相環不僅吸收了數字電路可靠性高、體積小、價格低等優點，還解決了模擬鎖相環的直流零點漂移、器件飽和及易受電源和環境溫度變化等缺點，此外還具有對離散樣值的實時處理能力，已成為鎖相技術發展的方向。鎖相環是一個相位反饋控制系統，在數字鎖相環中，由于誤差控制信號是離散的數字信號 [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
