- 用FPGA芯片實現高速異步FIFO的一種方法-現代集成電路芯片中，隨著設計規模的不斷擴大。一個系統中往往含有數個時鐘。多時鐘帶來的一個問題就是，如何設計異步時鐘之間的接口電路。異步 FIFO（First In First Out）是解決這個問題的一種簡便、快捷的解決方案。
- 關鍵字：
FPGA 異步FIFO
- 介紹了在激光告警系統中采用異步FIFO解決A/D數據采樣與FPGA數據處理模塊之間的不同速率匹配問題。在分析異步FIFO設計難點基礎上，提出利用Gray碼計數器作為讀寫地址編碼，有效地同步了異步信號，避免了亞穩態現象的產生，給不同速率間的數據傳輸提供了一種有效的解決方案。
- 關鍵字：
異步FIFO A/D數據采樣 FPGA
- 引言基于DSP的圖像采集與處理系統與傳統的PC端的系統相比，具有功耗低、攜帶方便、處理速度快的特點，被廣泛使用在圖像采集與處理領域。DSP(Digital Signal Process or)芯片也稱數字信號處理器，是TI公司推出的專
- 關鍵字：
異步FIFO TVP5150 DSP 中斷 CPLD
- 目前數據采集系統朝著高速和高精度的方向發展。隨著FPGA的集成度和運行速度的提高，可以滿足高速數據采集系統...
- 關鍵字：
高速信號采集 異步FIFO
- 摘 要：數據流在不同時鐘域間的傳遞一直是集成電路芯片設計中的一個重點問題。本文通過采用異步FIFO的方式給出了這個問題的一種解決方法，并采用Verilog 硬件描述語言通過前仿真和邏輯綜合完成設計。 關鍵詞：異步FIFO；時鐘域；Verilog引言當今集成電路設計的主導思想之一就是設計同步化，即對所有時鐘控制器件(如觸發器、RAM等)都采用同一個時鐘來控制。但在實際的應用系統中，實現完全同步化的設計非常困難，很多情況下不可避免地要完成數據在不同時鐘域間的傳遞(如高速模塊
- 關鍵字：
Verilog 時鐘域 異步FIFO
異步fifo介紹
您好，目前還沒有人創建詞條異步fifo!
歡迎您創建該詞條，闡述對異步fifo的理解，并與今后在此搜索異步fifo的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
