- 張?哲，余先銀，張啟輝（電子科技大學?電子科學與工程學院，成都?611731） 摘?要：基于經典的帶隙基準電路原理，通過優化電路結構和采用寄生NPN晶體管，提出了一種可以降低運放失調電壓和等效輸入噪聲影響的低噪聲帶隙基準電路。利用運放鉗位流過晶體管的電流的比例，降低了運放失調電壓和等效輸入噪聲至帶隙輸出電壓的增益，實現了更穩定的基準電壓輸出。電路設計采用GSMC 0.18 μm工藝，經過Hspice仿真驗證，在2.5 V電源電壓下，基準輸出電壓為1.2 V；在（-40~125）℃溫度范圍內，基準電壓
- 關鍵字：
201910 帶隙基準電壓源 降低運放失調電壓影響 低噪聲
- 摘要：針對傳統CMOS帶隙電壓基準源電路電源電壓較高，基準電壓輸出范圍有限等問題，通過增加啟動電路，并采用共源共柵結構的PTAT電流產生電路，設計了一種高精度、低溫漂、與電源無關的具有穩定電壓輸出特性的帶隙電
- 關鍵字：
帶隙基準電壓源 溫度系數 共源共柵 CMOS
帶隙基準電壓源介紹
您好，目前還沒有人創建詞條帶隙基準電壓源!
歡迎您創建該詞條，闡述對帶隙基準電壓源的理解，并與今后在此搜索帶隙基準電壓源的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
