- FPGA中的多時鐘域設計-在一個SOC設計中，存在多個、獨立的時鐘，這已經是一件很平常的事情了。大多數的SOC器件都具有很多個接口，各個接口標準都可能會使用完全不同的時鐘頻率。
- 關鍵字：
FPGA 多時鐘域
- 本文采用FPGA來設計一款廣泛應用于計算機、Modem、數據終端以及許多其他數字設備之間的數據傳輸的專用異步并行通信接口芯片，實現了某一時鐘域(如66 MHz)的8位并行數據到另一低時鐘域(如40 MHz)16位并行數據的異步轉換，并且客戶可以根據自己的要求進行數據定義。完成數據在不同時鐘域間的正確傳遞的同時防止亞穩態的出現，保持系統的穩定，是電路設計的關鍵。
- 關鍵字：
Spartan-II FPGA 多時鐘域 數據
多時鐘域介紹
您好，目前還沒有人創建詞條多時鐘域!
歡迎您創建該詞條，闡述對多時鐘域的理解，并與今后在此搜索多時鐘域的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
