a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 功率級設計

功率級設計 文章 進入功率級設計技術社區

當輸入和輸出電壓接近時,為什么難以獲得穩定的輸出電壓

  • 本文旨在解決DC-DC開關穩壓器的功率級設計中面臨的復雜難題,重點關注功率晶體管和自舉電容。降壓轉換器用于演示忽視功率晶體管時序規范的影響,以及移除自舉電容時會發生什么情況。功率晶體管具有最小導通和關斷時間要求,以確保FET柵極電容正確充電和放電,從而保證晶體管完全導通和關斷。如果忽略這些要求(例如為了獲得更快的開關速度),就會出現輸出不穩定和開關頻率錯亂等問題。此外,自舉電容對于維持這些晶體管的運行至關重要,若沒有自舉電容,晶體管就不會有足夠的驅動強度,導致無法完全導通。什么是自舉電容?自舉電容負責維持
  • 關鍵字: DC-DC  開關穩壓器  功率級設計  
共1條 1/1 1

功率級設計介紹

您好,目前還沒有人創建詞條功率級設計!
歡迎您創建該詞條,闡述對功率級設計的理解,并與今后在此搜索功率級設計的朋友們分享。    創建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473