- 在DC-DC電源管理芯片中，電壓的穩定尤為重要，因此需要在芯片內部集成欠壓鎖定電路來提高電源的可靠性和安全性。對于其它的集成電路，為提高電路的可靠性和穩定性，欠壓鎖定電路同樣十分重要。
傳統的欠壓鎖定電路要求簡單、實用，但忽略了欠壓鎖定電路的功耗，使系統在正常工作時，仍然有較大的靜態功耗，這樣就降低了電源的效率，并且無效的功耗增加了芯片散熱系統的負擔，影響系統的穩定性。
基于傳統的欠壓鎖定電路，本文提出一種CMOS工藝下的低壓低靜態功耗欠壓鎖定電路，并通過HSPICE仿真。此電路可以在1.5V～6V
- 關鍵字：
低靜態 電源技術 高速 模擬技術 欠壓鎖定
低靜態介紹
您好，目前還沒有人創建詞條低靜態!
歡迎您創建該詞條，闡述對低靜態的理解，并與今后在此搜索低靜態的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
