Reference Flow 10.0還包括了Questa®和0-In®平臺的高級功能驗證特性，用于復雜IC設計的增強型驗證。

• 基于標準的解決方案，支持IEEE標準、1801-2009™ UPF和IEEE標準、1800-2005™ SystemVerilog。
• 集成低功耗仿真和形式化功能，在設計流程早期驗證高級功耗管理電路。
• 跨電路復雜時鐘域靜態和動態驗證，保證標準和低功耗模式下能正常工作。

　　“臺積電Reference Flow 10.0中完整的Mentor設計到硅片流程允許我們一起幫助共同的客戶解決在28nm所面臨的最大挑戰，包括低功耗設計和驗證、大規模SoC實施、工藝多變性、經濟型測試和良品率分析，”Mentor Graphics主席和CEO Walden C. Rhines說。“行業在向28nm工藝過渡時也提出了新的技術挑戰，Mentor為此有自己獨到的解決方案。我們與臺積電密切合作，利用工具消除設計師和代工廠間的距離，并同時幫助客戶在提高產品性能和可靠性的同時縮短產品的上市時間。”