2005 年 9 月 21 日，北京訊――當前，英特爾公司正致力開發其高性能65 納米（nm）邏輯制程的超低功耗版，以支持面向移動平臺和小型設備的超低功耗芯片的生產。這種超低功耗制程將會是英特爾第二代基于65 納米制造技術的芯片制程。

　　英特爾65 納米（1 納米是 1 米的十億分之一）高性能制程較英特爾當前行業領先的 90 納米制程在功耗和性能方面雙雙勝出。英特爾此種超低功耗65納米的工藝制程為英特爾芯片設計人員提供了更多選擇，以滿足電控設備用戶對于電路密度、性能及功耗的各種需求。

　　英特爾移動平臺事業部副總裁兼總經理 鄧慕理（Mooly Eden） 表示：“人們渴望擁有能最大限度延長電池使用時間的移動平臺，此類產品將借我們的新型超低功耗制程得到顯著增強。同時，我們將設計未來的移動平臺，以充分利用這兩種領先 65 納米制程的強大優勢。”

　　降低芯片功耗的因素之一便是改進晶體管的設計，這一點對于移動設備和電控設備來說尤為重要。這些微小晶體管即使是在“關閉”狀態下,也會出現的漏電現象，對于整個行業也是一個巨大挑戰。

　　英特爾高級院士兼制程架構與集成部門總監Mark Bohr這樣講到：“當前某些芯片上晶體管數目已超過十億，很明顯，單個晶體管的改進能夠為整臺設備帶來數倍的性能提升。對采用英特爾超低功耗65納米制程技術的芯片作測試表明，通過利用我們的標準制程，晶體管滲漏問題降低了大約1000倍。這就為采用此項技術的設備用戶大大節省了功耗。”

英特爾超低功耗65納米制程技術

　　英特爾超低功耗65納米制程技術包括多項關鍵的晶體管改進，在實現低功耗的同時提供了業界領先的高性能。這些改進大大減少了三種主要的晶體管滲漏：次臨界滲漏、接合點滲漏以及柵氧化層泄漏。晶體管滲漏的減少直接導致了功耗的降低和電池使用時間的延長。

關于英特爾65納米制程技術

　　英特爾65納米制程采用更高性能、更低功耗的晶體管、英特爾第二代應變硅、八層高速銅互聯層以及新型低K絕緣材料。使用該制程將使英特爾當前的單片晶體管數量（使用英特爾90納米技術）再翻一番。

　　英特爾65納米制程將采用柵極長度僅為35納米的新型晶體管，這將是業界體積最小、性能最高的量產CMOS晶體管。比較起來，當前所生產的最先進的晶體管應用于英特爾®奔騰®4處理器中，其柵極長度長度為50納米。體積小、速度快的晶體管是超快速處理器的重要構建模塊。

　　此外，英特爾已將其第二代高性能應變硅集成到這些65納米制程中。應變硅可提供更高的驅動電流，從而提高晶體管的速度，而生產成本僅增加2%。