a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 測試測量 > 設計應用 > 微處理器和JTAG總線橋接接口(06-100)

微處理器和JTAG總線橋接接口(06-100)

——
作者: 時間:2008-04-10 來源:電子產品世界 收藏

  到的并行接口

本文引用地址:http://www.j9360.com/article/81431.htm

  微處理接入到鏈路的一種方法是采用并行總線到串行總線接口器件。這種器件提供一組寄存器,這些寄存器與微處理之間以并存方式傳輸數據。邏輯變換并行接入為串行JTAG協議?,F在具有一種與板上JTAG邏輯相互連系的手段。

  圖3示出可以連接到基本JTAG鏈路的并行到JTAG的變換。此方案也必須具有斷開JTAG輸出的能力。若輸出不斷開(即處于三態),則用外接測試設備是不可能的。

  此方案用一個外部變換替代控制器的端口I/O能力。設計人員必須權衡用固件控制執行,此功能比直接尋址外部變換邏輯所需的總線開銷要少。

  橋接在一起

  測試系統可分為兩部分:端口鏈路器和并行到JTAG變換器。假定用分立可編程邏輯器件實現這兩部分邏輯,則必須解決如何編程這些器件的問題。這些器件的每個部分都需要另外的專門JTAG接頭或復雜開關系統的某種形式來控制TMS或TCK線。

  替代這些功能于兩個較小PLD器件的方法是把此邏輯置到一個較大的PLD器件中。圖4示出如何把整個設計在單個PLD中。



關鍵詞: FPGA 微處理器 JTAG

評論


相關推薦

技術專區

關閉