多核調試方案加速開發進程
——
加入技術交流群
與多核解決方案相提并論的是多處理器技術，即在單塊電路板或一個集成系統中包含多個處理器。為充分發揮多核以及多處理解決方案的潛能，僅僅擁有高性能的芯片是不夠的，還需要采用新的調試方法和工具，以幫助軟件和硬件開發人員在完整的多核系統環境中高效地進行調試工作，進而對“編譯—編輯—調試”的流程進行優化。
在傳統上，JTAG調試技術主要是用于硬件bring-up，近來也常常被用于配合基于代理的調試(agent-based debugging)。不過，在多核和多處理的環境中，片上調試(on-chip debugging)正扮演著越來越重要的角色，因為這種技術可隔離運行在單個或多個內核中不同軟件之間復雜的交互活動，從而幫助開發人員對操作系統或中間件實施更加有效的調試。
多核處理器在單個芯片中植入了多個處理器引擎，這就可以提供更高的CPU性能、功能特性和分區選項。多核處理器通常有兩種實現形式：第一種是對稱多處理(SMP)。在這種情況下，開發人員面對的并非是多個內核，而是單一的抽象化硬件平臺，由SMP操作系統決定具體由哪一個內核來運行哪個任務，其中每個內核都是相同的，而且在同一個操作系統的管理控制之下，共享同一個內存。第二種是非對稱多處理(AMP)。在這種情況下，各個處理器內核都運行著各自獨立的操作系統。這種獨立性意味著，系統中的各個處理器內核既可以是同構的(運行同樣的操作系統)，也可以是異構的(運行各自不同的操作系統)。
由于多核環境顯著增加了系統復雜度，因此在對操作系統和與多核相關的硬件進行調試的時候，就必須采用一整套更有效的工具。盡管傳統的多核是指在單個芯片中放入多個內核，但是在實際開發工作中所遇到的與多核有關的問題，實際上不僅僅局限于在單一芯片中的多個內核。調試工作中的問題常常呈現為多處理的形式，而這些處理器的內核卻不一定是在同一個芯片之中。不論這些處理器內核是在同一個芯片之中，或者是分布在同一個電路板中的多個芯片之中，甚至是同一個系統中的多個電路板之中，開發人員都必須解決好多處理環境中的調試問題。在一個非常復雜的系統中，開發人員很可能面臨著系統中的多個CPU板采用了多內核和多處理器技術的問題。
多核與多處理技術帶來了許多新的調試挑戰，因為系統復雜度不斷增加，以及要求通過優化硬件和軟件來充分發揮多核的性能潛力，難度就更大了。其中最主要的挑戰來自以下幾個方面：
如何有效地管理內存和外設等共享資源；
如何在多內核、多電路板和多操作系統的環境中對操作系統和應用代碼進行調試；
如何優化JTAG接口并充分利用JTAG帶寬；
如何調試單個芯片中的同構和異構內核，進而實現整個系統的協同調試；
如何有效地利用基于代理的JTAG調試方法，并確保不同調試任務之間的平滑過渡；
如何確保多核環境中應用系統調試的同步機制。
對于多核JTAG調試來說，有三種主要的技術選擇：以單一JTAG接口支持所有內核的調試器；在單一JTAG調試接口中采用獨立調試器的JTAG多路技術；JTAG鏈接器或可編址掃描端口(addressable scan port)。在多核調試中，上述三種技術途徑都是在處理同一個核心問題——由SoC廠商所提供的JTAG接口所造成的局限性。為了節省成本，許多SoC廠商都只為芯片提供單一的JTAG接口，而不理會其中包含了多少個內核。對于開發者來說，最大的挑戰就是成本有效地使用這些接口來同步多核以及多處理器的調試工作。其中，單個調試器方式采用IEEE 1149.1標準菊花鏈(daisy chain)方法。
JTAG接口是4線：TDI、TDO、TCK和TMS。為了在多核調試中能夠與LTAG接口相連，需用到的是TDI和TDO。在菊花鏈中，第一個內核的輸出被連接到第二個內核的輸入，以此類推，直到連接了所有的內核。被廣泛應用的菊花鏈方法是基于標準的，并且在所有的多核調試環境中都是有效的。也就是說，不管是單個芯片中的多核、同一電路板中的多個CPU以及復雜系統中的多個CPU，菊花鏈方法都是有效的。在移動電話以及許多消費電子產品中十分常見的異構環境(不止一種處理器，也不止一種操作系統)中，菊花鏈也十分有效。
在菊花鏈方法中，JTAG調試器利用JTAG服務器的軟件接口來解決多核環境中經常遇到的JTAG連接受限問題。不論內核位于何處，JTAG服務器都可通過JTAG接口來實現每個內核的編址。JTAG服務器還幫助開發者實現同一JTAG時鐘下的內核同步、進程的起始與停止，以及連接的增加和移除，而且不會影響到掃描鏈中的微處理器或器件。這種方法可以保持精確的時鐘，同時為跨越多個內核的不同操作系統或同一操作系統中不同進程的調試提供便利。而菊花鏈方法的核心目標是充分利用性能和JTAG帶寬。
菊花鏈JTAG的主要問題是在Shift-IR階段發送的數據量取決于在掃描鏈中發出數據的設備數量以及每個設備的IR長度。例如，在一個包含3個設備的菊花鏈中訪問一個8位IR寄存器需要24位的數據量。這類問題對于DR同樣存在，但由于一個處于旁路(bypass)模式的設備在Shift-DR階段僅需1位的數據，從而減小了這類問題的影響。
如果JTAG服務器能夠設計得十分恰當，則幾乎可以避免對性能造成任何影響。這也正是Wind River所提供的JTAG解決方案的最大特點。Wind River提供的JTAG加速器和服務器技術可以顯著減小JTAG序列包之間的空閑時間，完全充分地利用可用的JTAG帶寬(如圖2所示)。
與JTAG服務器有關的另一個問題涉及調試性能，例如，用停止請求信號來立即停止某個內核，或者用停止指示信號來停止某個內核并同步其它內核的停止動作。與其它所有的局限性一樣，這類問題也依賴于供應商的實現方案。例如，Wind River Workbench片上調試解決方案就可以同時啟動和停止多個內核。實際上，Wind River提供的JTAG解決方案(即Workbench On-Chip Debugging)是以集中化的方式來實現多核和多處理的調試功能。該解決方案可在單個掃描鏈中同時調試多達8個內核，而不管這些內核是處于單個芯片、電路板或是復雜的系統配置中。
在Wind River的多核解決方案中，開發人員可以同時停止或者啟動任何內核，在一個或者多個內核上設置斷點(包括條件斷點)。此外，Workbench Eclipse框架和基于代理的調試方式使開發人員可在單一控制臺上管理多內核/多處理開發項目。開發人員可以在JTAG調試和基于代理的調試之間靈活地選擇，例如在硬件Bring-Up、內核、中間件和其它應用功能調試的時候采用JTAG連接，然后在適當的時候平滑地轉移到基于代理的調試，而所有這些調試工作都是圍繞著同一個應用的。這些功能會增強不同開發人員之間的協作能力，并改善解決問題的效率。
單個調試器采用的主流方法仍然是JTAG多路技術。這種技術對IEEE JTAG標準規范進行了擴展，以便為通過共享JTAG接口連接起來的每個內核提供獨立的調試器。在多路技術的支持下，通過對待調試的內核進行注冊，開發人員可經由單一JTAG接口訪問多個離散的內核。這種解決方案的最大優勢在于它的連接和調試性能。由于多路技術單獨連接到每個內核，因而避免了菊花鏈方法中比特位移(bit shifting)的麻煩，并在單個芯片上提供了更高的性能。這種解決方案的另一個好處是不需要對開發工具進行修改，這使得它可以有效地應用在多個開發項目之中。
多路技術方法所存在的主要問題是在多內核調試過程中無法同時啟動和停止內核來同步應用。如果要停止全部內核，開發人員只能逐個順序進行，這就引發了調用延遲問題。調試過程中的延遲問題會導致很難在內核之間的操作系統、中間件和應用軟件中找到問題的確切位置，特別是當運行在不同內核之中的應用存在相互依賴性的時候。例如，某個產品包含DSP功能和ARM 9內核，其中DSP用來處理視頻流，ARM 9內核提供文件系統，那么內核的啟動與停止同步將會十分關鍵。如果調試過程中在ARM內核的啟動和DSP的停止之間出現較大的延遲，DSP視頻流數據就會很快溢出ARM文件緩沖區，而視頻流也將會中止。如果出現這種情況，就很難判斷系統中的問題出在哪里。而且，多路進程也給開發人員在故障排除時帶來了許多新的問題，將會大幅增加調試時間。
如果在由多家供應商器件組成的異構環境中進行調試(例如處理器來自一家廠商，而DSP器件來自另一家廠商)，則會出現更復雜的問題。在這種情況下，多路機制更為復雜，如果各部分之間的兼容性未得到保證，就很難保證系統正常運行。當多個內核運行在一個系統上時，這一問題更加混亂。此時，僅僅依靠多路技術是無法解決問題的，開發人員還需要采用可編址掃描端口(addressable scan port)。這種架構需采用非常專有的組件，開發人員用這些組件將JTAG掃描鏈分割成多個功能組，并通過唯一的地址來訪問每個功能組。這種多支路(multi-drop)架構經常被用于背板環境中，在那里，一個單獨的可編址掃描鏈在背板上實現路由，從而使機箱中的每塊電路板都擁有自己專屬的掃描鏈。這種架構的運行速度受限于可編址掃描端口的速度，典型情況下為25MHz。
在多核開發中，JTAG調試可以擔當非常有價值的角色，有效地改善“編輯-編譯-調試”周期時間。但是，實現這一點的前提是將JTAG調試與基于標準的集成化開發環境(例如Eclipse)緊密地集成起來。最理想的技術方案是，在菊花鏈中采用遵從IEEE 1149.1 JTAG標準的單個JTAG調試器，而JTAG的主要作用是改善系統的吞吐能力和性能。Wind River提供的獨有片上調試能力有效地集成了基于代理的調試技術，從而幫助開發人員即使在面臨非常復雜的系統時，也可以極大地改善調試效率。
linux操作系統文章專題:linux操作系統詳解（linux不再難懂）
評論