Actel 公司宣布推出全新版本Libero™ 集成設計環境 (IDE)，具備嶄新的重要功能包括功率驅動布局，使設計人員得以進一步優化設計，并可減少典型設計的動態功耗達30%。通過在Libero的SmartPower工具中內置先進的功耗分析功能，這個強化的分析環境將可首次讓用戶在設計的所有功能模式下深入了解其功率應用。此外，便攜產品設計人員更可透過其創新的電池壽命評估功能，以其FPGA設計的功耗曲線為基礎，精確計算出電池壽命 — 這是首次在現場可編門陣列 (FPGA) 設計工具中實現的功能。

　　Actel軟件工程副總裁Jim Davis稱：“盡管整個電子行業在提供高功效芯片和系統方面取得了進展，Actel 的解決方案無疑為低功耗應用奠下了標準。通過在Libero IDE v8.1中加入先進的布局優化和功率分析功能，設計人員能夠更有效地實現最低功耗的解決方案。”

　　新版本Libero IDE支持Actel所有的低功耗產品系列，包括超低功耗IGLOO FPGA和混合信號Actel Fusion可編程系統級芯片 (PSC)。

　　功率驅動布局功能降低動態功耗達30%

　　全新Libero IDE的一個新選項是積極發揮SmartPower中用于功率驅動布局的設計分析數據，使設計人員能夠通過減少網絡的容性負裁，快速實現動態功耗的節省。IGLOO器件的功耗能平均降低13%，而一些設計更能降低功耗達30%。

　　電池壽命評估功能為電池供電的便攜產品設計人員提供協助

　　在Libero IDE v8.1中，SmartPower功能為設計人員提供了創建功率曲線的能力，有助于估算所需的電源和電池要求。功率曲線由用戶定義，是FPGA在定制或功能模式組合下的時間百分比，比如活動、待機或Flash*Freeze模式。舉例說，為了提供便攜或手持設計的電池壽命評估，用戶可輸入所需的電池電流容量及FPGA的功率曲線，SmartPower便會顯示出預計的電池壽命，以及基于目標FPGA的真正功率曲線的實際準確的功耗報告。

　　增強的SmartPower分析功能實現便攜設計的高功效

　　Libero IDE v8.1還增強了SmartPower的功能，能夠分析整個FPGA及器件或設計特定部分的功耗，如時域、開關周期，以及假性轉換 (spurious transition)，而這些因素會個別增加器件的總體功耗。例如，一個精確周期的功率分析選項可讓設計人員查看每個時鐘周期的峰值功耗，以及整個仿真過程的平均功耗。

　　SmartPower工具的開關分析選項能夠確定引起功耗增加的“危險”，或假性轉換狀況，讓用戶找出這些問題并加以修正，從而降低功耗。在典型的設計中，危險狀況占據了約20% 的功耗。在某些電路中，如組合加法器邏輯，假性轉換引起的功耗有可能高達總體功耗的70%。

　　供貨

　　Actel Libero IDE 8.1現有運行于Windows和Unix平臺的Platinum (白金) 版本，至于功能受限的 Gold (黃金) 版本則供用戶免費在Windows平臺上使用。所有版本均提供一年期可更新的使用權證。要了解有關產品的價格詳情，請與Actel聯系。