1 引 言

　　DDS(Direct Digital Frequency Synthesis，直接數字頻率合成器)是一種從相位概念出發直接合成所需波形的頻率合成技術。由于DDS具有相對頻帶寬、頻率分辨率高、頻率變化速度快與相位可連續線性變化等一系列特點，已被廣泛應用于數字通信系統中。目前，可供用戶選擇的高性能、多功能的專用DDS芯片比較多。然而在某些對控制方式、置頻速率等方面有特殊要求的場合，設計一個基于高性能FPGA(Field Programming Gate Array，現場可編程門陣列)的DDS電路就是一個很好的選擇。

　　依據正弦波對稱性，把DDS的核心部件——相位累加器改進為回旋相位累加器，使得波形存儲ROM空間降為原來的50 %，頻率分辨率提升1倍。另外，在QuartusⅡ，VC與LabWindows/CVI組成的混合仿真環境下，對該系統進行驗證。這樣，既避免硬件平臺的限制，又增加了硬件實現成功率。

　　2 混合仿真下改進的DDS系統的實現

　　由圖1可見，改進后的DDS系統由回旋相位累加器、波形存儲器、DAC(Digital to Analog Converter，數模轉換器)、PLL(Phase Locked Loop，鎖相環路)與LPF(LowPass Filter，低通濾波器)構成。

　　2.1 DDS工作原理

　　在連續的時鐘作用下，相位累加器以K位頻率控制字為步進值做累加運算。把累加器的輸出作為波形存儲器的地址數據，依次讀出相應單元的正弦波波形樣點數據，然后送往DAC進行數模轉換后，經LPF低通濾波后輸出連續模擬的正弦波形。

　　假設波形存儲器ROM中存儲了一個完整正弦波波形的樣點數據，那么通過改變K位頻率控制字的大小，就調整了累加器的步進值，亦即改變了輸出的正弦波單周期樣點數，從而實現了正弦波形的頻率控制。如每次對K位頻率控制字的累加后，再把N位相位控制字累加進去后，便可實現波形的相位偏移。如每次再對波形存儲器輸出數據乘以P位幅度控制字后便實現了正弦波形的幅度控制。

　　如果正弦波形的采樣深度為D位，那么系統內的N位累加器就決定了波形存儲器的存儲空間應為2N