一年多來，兩家公司密切合作，定義并實施了眾多全新的解決方案，以盡可能提高賽靈思65納米Virtex-5 FPGA中超高密度設計方案的結果質量與效率。Synplicity-Xilinx聯合工作組于2006 年5月宣布并提交了其首批成果—成功開發SmartCompile技術，這是一種增量設計流程，不僅能夠最高提升運行時間6倍之多，同時還能確保邏輯設計不發生改變。這種從RTL至布局布線的工作流程支持增量設計，因此設計人員在對FPGA做小許更改時就不必重新編譯整個器件。

    超高容量聯合工作組的初期階段致力于大幅改進整體結果質量與運行時間，同時確保即便在對FPGA設計方案進行增量修改時也能保持設計結果穩定。聯合工作組的第二階段將進一步推進這方面的工作，旨在降低65納米乃至更先進芯片的面積與功耗要求。

    聯合工作組的整體目標是為設計人員的超高密度設計提供接乎于一鍵式的設計流程，確保每天都能完成多次設計迭代。由于超高容量FPGA支持各種應用，因此聯合工作組將推出多種優化的設計流程與工具，以滿足不同器件的獨特設計要求。

    Synplicity公司的首席技術官McElvain指出：“我們對聯合工作組第一階段針對增量設計不斷改善的成果深感滿意。隨著聯合工作組的發展，我們希望它能進一步解決FPGA設計與驗證方面的各種難題，其中包括我們客戶最關心的問題—縮減面積及降低功耗。”

    賽靈思公司設計軟件部副總裁Bruce Talley指出：“我們希望與Synplicity在共同設計與開發的第二階段繼續密切合作。聯合工作組將我們各自的技術與工程設計優勢整合在一起，通過統一的解決方案化解各種難題。我們兩家公司打算繼續推出相關解決方案與產品，為我們共同的客戶提供更多工具，以便他們能夠縮減占位面積并降低功耗，進一步優化基于賽靈思65納米FPGA的設計方案。”