2.JESD204B時鐘的實現

　　2.1專用的JESD204B時鐘芯片

　　LMK04820系列的時鐘芯片是一款專用的JESD204B時鐘芯片，Device Clock和SYSREF是成對輸出的，其輸出的時序滿足其時序要求，應用較為簡單，但當用戶需要連續模式的SYSREF時，會引起一定串擾如下圖所示(983.04MDevclk and 7.68MSysREF)，可能會造成數模轉換器的性能下降。當然SYSREF工作在脈沖模式，LMK04820是一個完美選擇。如果板上JESD204B時鐘路數較多，LMK04820的輸出不能滿足要求，可以用LMK1802擴展得到更多的時鐘輸出。

　　圖3

　　2.2通用的LVDS時鐘芯片

　　在某些應用中客戶的系統上既有JESD204B的數模轉換器，也有LVDS接口的數模轉換器，或者客戶需要用到連續模式的SYSREF，這時LMK04800系列的時鐘芯片是理想選擇。LMK04800是帶有輸出延時調整的去抖芯片，我們調整其輸出的延時，使得兩路不同通道的輸出的時序滿足JESD204B時序的要求，分別作為Device Clock和SYSREF.因此延時調整是LVDS時鐘芯片實現JESD204B時鐘的核心。

　　LMK04800的輸出有數字延時和模擬延時，在多數應用時數字延時的調整精度已經能滿足了，因此不推薦模擬延時調整，另外模擬延時會帶來輸出時鐘噪底的惡化，一般會惡化3-5db.數字延時的精度取決于第二級集成VCO

　　如果VCO_DIV沒有用或者用外部的VCO，則分子必須等于1.當延時設置完成后，必須有同步事件才能使得設置生效，同步可以通過寄存器，硬件管腳去觸發。當明白了數字延時的調整精度，再結合PCB傳輸延時就可以計算出最大的調整誤差。如果Device Clock是1GHz，而此時VCO的頻率是3GHz，則根據上面公式調整精度是167ps，另外我們需要考慮到器件不同輸出通道的Skew，這里假設±30ps，另外還需要考慮到SYSREF和Device Clock的PCB長度不等長，這里假設0.5cm，約±30ps，則我們可以得到SYSREF可調整的窗口：

　　圖4

　　圖中400ps是LMK04800 LVDS的輸出的上升沿和下降沿所用時間(上升沿和下降沿都是200ps)。圖中我們可以根據以上的條件計算得到調整精度是167ps，Device Clock的周期是1000ps，則可調整的窗口為1000-400-120=480ps，即為紅色的的影映區域，當SYSREF的上升沿在紅色的區域調整時，Device clock可以容易的檢測到SYSREF的上升沿，否則需要等到下一個Device clock周期才能檢測到SYSREF上升沿。

　　3結論及其測試驗證

　　相比LMK04828($12.6000)，我們用LMK04800和LMK01010($7.7512)產生JESD204B的時鐘，既能滿足

　　圖5

　　全是JESD204B的器件的要求，也能很好的用在有LVDS接口需要的系統中。另外LMK04800是一款非常成熟的具有高延時精度的時鐘芯片，其性能被用戶廣泛接受，同時在某些需要用延時調整去適應DPD算法的應用中也能很好提供完美時鐘解決方案。如下圖所示，這是通過調整LMK04800的輸出延時，用示波器采集的JESD204B的時鐘，其時序能很好的滿足其標準。