防偽讀碼器的設計與實現

1 存儲器設計

　　微處理器S3C44BOX的存儲控制器可以為片外存儲器訪問提供必要的控制信號。每個地址空間的數據總線寬度是可以通過編程或引腳連接來配置的，由于系統上電啟動或復位后總是從0X00000000地址開始執行，Boo映射后的地址就是0X00000000，所以必須在第一次訪問ROM前設置Bank0的數據總線寬度。系統中將OM0通過上拉電阻與VDD相連接，OM1通過下拉電阻與GND相連接，即Bank0選用的是16位的數據總線寬度。

　　除了Bank0以外的其他地址空間可以在系統的啟動代碼中通過編程予以設置，具體是通過設置存儲器控制專用寄存器BWSCON來實現的。存儲器控制專用寄存器包括總線寬度/等待控制寄存器、Bank控制寄存器、刷新控制寄存器、Bank大小控制寄存器和模式寄存器設置寄存器，各個寄存器的每一數據位的具體含義請參考數據手冊。

　　根據所選擇的Flash和SDRAM，系統各地址空間的數據總線寬度都設置為16位，存儲模式為小端模式，不使用等待狀態，不使用UB/LB。

2 串口設計

　　ARM S3C44BOX的UART單元帶兩個異步串行口，皆可工作于中斷和DMA模式，各帶有16字節的FIFO。最大波特率115.2K。DART單元包括可編程波特率、紅外發送/接收、1個或2個停止位、5/6/7/8位數據寬度和奇偶校驗位。每個DART有7種狀態:溢出錯誤、校驗錯誤、幀錯誤、暫停態、接收緩沖區準備好、發送緩沖區空、發送移位緩沖器空等，這些狀態可以由相應的UTRSTATn/UERSTATn表示，并且與發送接收緩沖區相對應的有錯誤緩沖區。波特率可以通過控制波特率寄存器進行設置。每一個DART的波特率發生器為收/發器提供一個連續時鐘，時鐘源可選為S3C44BOX的內部系統時鐘。波特率的時鐘通過一個16位分頻器分頻后產生，16位分頻器的值由寄存器UBRDIVn寄存器具體說明。

　　根據系統功能的需要，讀碼器在調試過程中需要與PC進行通信，所以需要在微處理器和PC之間設計電平轉換電路。另外，系統與存放產品功號的芯片需要進行通信，這里不需要電平轉換，系統在GPRS接口中直接將串口線引出，其中的部分引腳即可作為與存儲芯片連接的接口，連接電路如圖2所示。