a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 論NIOS-II系統中A/D數據采集接口的設計與實現

論NIOS-II系統中A/D數據采集接口的設計與實現

作者: 時間:2012-02-24 來源:網絡 收藏
  在FPGA系統中,實現對外部A/D數據采集電路的控制接口邏輯,由于其邏輯功能不是很復雜,因此可采用自定義的方式。采用這種方法進行設計有兩種途徑。①從軟件上去實現。這種方案將NIOS處理器作為一個主控制器,通過編寫程序來控制數據轉換電路。由于NIOS處理器的工作頻率相對于外部設備來說要高出許多,故此種方法會造成CPU資源極大的浪費;②用FPGA 的邏輯資源來實現A/D采集電路的控制邏輯。FPGA有著豐富的邏輯資源和接口資源,在其中實現并行的數據采集很少會受到硬件資源的限制,在功能上,設計的接口控制邏輯相當于一個主控制器,它是針對具體的外部電路而實現的,容易滿足要求、又能節約資源,提高系統性能。因此,采用硬件邏輯去實現控制將是一種較好的方式。

  設計方案

  通過對系統需求進行仔細分析,此模塊的功能設計可分為數據采集控制邏輯、數據接口、數據處理邏輯三部分,其整體功能框架圖如圖1。

模塊功能框圖

圖1 模塊功能框圖

  說明:AVALON總線主要是用于連接片內處理器與外設,以構成可編程單芯片系統。

  功能描述

  • 數據采集控制邏輯:產生A/D轉換需要的控制信號。
  • 數據接口:提供一個外部A/D采集的數據流向AVALON總線的數據通道,主要是完成速度匹配,接口時序轉換。
  • 數據處理單元:此部分主要是提供一些附加功能,如檢測外部信號或內部其它單元的工作狀態,進行簡單信息處理。

  設計分析

  數據采集控制邏輯

  在此以典型的模數轉換芯片C0804為例,進行電路設計,C0804的數據寬度為8位,數據轉換時間最快為100ms,轉換時鐘信號可以由內部施密特電路和外接RC電路構成的震蕩器產生,也可以直接由外部輸入,其頻率范圍:100KHz~1460KHz。在本設計中C0804的時鐘為最大輸入頻率,控制信號時序如圖2。

ADC0804控制信號時序圖

圖2 ADC0804控制信號時序圖


上一頁 1 2 3 下一頁

評論


相關推薦

技術專區

關閉