PCI9054芯片接口設計中若干問題的深入研究
加入技術交流群
PIC9054是PLX公司推出的一種32位33MHz的PCI總線主控I/O加速器。它采用多種先進技術，使復雜的PCI接口應用設計變得相對簡單。該芯片是目前主流的PCI接口芯片之一，其功能和性能如下：
·符合PCI V2.2規范，包含PCI電源管理特性；
·支持PCI雙地址周期，地址空間高達4GB；
·提供兩個獨立的可編程DMA控制器，每個通道均支持塊和分散/集中的DMA方式；
·PCI與Local Bus之間數據傳輸速率高達132MB/s；
·支持復用或非復用的32位局部總線操作，本地總線支持8位、16位和32位外圍設備和存儲設備，本地總線有三種工作模式：M模式、C模式和J模式，可通過模式選擇引腳加以選擇；
·PCI9054內部有可編程的FIFO，可以實現零等待突發傳輸及本地總線與PCI總線之間的異步操作，本地總線速率高達50MHz。
·支持可編程突發管理、可編程預取數技術和可編程中斷產生；
·3.3V/5V兼容。
1 PCI9054的工作模式
PCI9054有M、C、J三種工作模式，可通過模式選擇控制引腳MODE[1:0]進行控制。當MODE[1:0]=“11”時，PCI9054工作在M模式；當MODE[1:0]="00"時,PCI9054工作在C模式;當MODE[1:0]=“01”時，PCI9054工作在J模式；當MODE[1:0]="10"時，婁保留工作狀態。
M模式可與Motorola MPC850或MPC860系列高性能微處理器進行無縫連接；C模式可與Intel i960系列高性能微處理器進行無縫連接；J模式地址和數據線復用，應用很復雜，不過在一些特殊的應用場合，利用J模式和TI公司6000系列DSP的HPI口進行接口，其控制邏輯將比其它模式簡單得多。
事實上，C模式能夠滿足絕大多數的應用需求，而且C模式的本地總線操作時序最簡單，邏輯控制相對容易，其開發難度相對較低，因此，如無特殊需求，建議采用C模式。
2 總線仲裁
在PCI9054與本地總線的接口設計中，一般需采用一片可編程邏輯器件CPLD/FPGA進行邏輯控制。在其控制邏輯中，總線仲裁邏輯是最關鍵、最核心的部分，直接影響計算機運行的穩定性。如果總線仲裁邏輯設計不合理，當計算機對PCI擴展板上的硬件資源進行訪問時，計算機將會死機，因此PCI9054本地總線的所有控制邏輯必須服從于總線仲裁邏輯。
下面以C模式為例對PCI9054的總線仲裁邏輯進行探討。在C模式下，PCI9054的143腳LHOLD和144腳LHOLDA是總線仲裁輸入輸出信號控制引腳，從公開發表的論文來看，有人將這兩個引腳直接與設計電路相連進行總線仲裁邏輯設計。筆者在設計時也曾采用過這種方式，結果計算機運行很不穩定，經常莫名其妙地死機。仔細分析這種方式設計的電路會發現，該設計電路其實是利用器件的引腳傳輸延時配合總線仲裁電路的時序關系的。一般情況下，當環境溫度、工作電壓等外界因素變化時，大多數據邏輯器件的引腳延時會有相應的變化，因此用器件引腳延時設計出的總線仲裁邏輯電路運行不穩定應該是預料之中的事。
利用D觸發器只在觸發時鐘有效邊沿對信號敏感的特性進行設計，提高電路運行的穩定性，是可編程邏輯器件設計中的一種常用技巧。圖1是PCI9054在C模式下對外設進行單一周期寫操作的時序圖，圖2是利用可編程邏輯器件中的D觸發器設計出的總線仲裁電路。
在圖1中，ADS#、BLAST#和READY#信號的時序配合很重要，如果配合不好，計算機同樣會死機。要提高電路穩定性，其設計思想與圖2中的總線仲裁邏輯電路的設計思想相似。從多次實驗情況來看，無論使用哪種工作模式，在該設計思想下設計出的本地總線控制邏輯電路運行非常穩定，沒有死機的情況發生。
模數轉換器相關文章:模數轉換器工作原理
評論